fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

9 條 PCB Layout 要點(diǎn)，高級(jí)工程師都知道，初級(jí)工程師可能 1 個(gè)不知道

在集成電路應(yīng)用設(shè)計(jì)中，項(xiàng)目原理圖設(shè)計(jì)完成之后，就需要進(jìn)行PCB布板的設(shè)計(jì)。PCB設(shè)計(jì)是一個(gè)至關(guān)重要的環(huán)節(jié)。設(shè)計(jì)結(jié)果的優(yōu)劣直接影響整個(gè)設(shè)計(jì)功能。因此，合理高效的PCB Layout是芯片電路設(shè)計(jì)調(diào)試成功中至關(guān)重要的一步。本次我們就來簡單講一講PCB Layout的設(shè)計(jì)要點(diǎn)。PCB Layout設(shè)計(jì)要點(diǎn)元器件封裝選擇電阻選擇: 所選電阻耐壓、最大功耗及溫度不能超出使用范圍。電容選擇: 選擇時(shí)也需要考慮所選電容的耐壓與最大有效電流。電感選擇: 所選電感有效值電流、峰值電流必須大于實(shí)
關(guān)鍵字： PCB 電路設(shè)計(jì)

疑似英偉達(dá) GeForce RTX 5090 顯卡 PCB 曝光：“5452”顯存焊盤排布

12 月 25 日消息，Chiphell 網(wǎng)友 skanlife 今早分享了一張疑似對(duì)應(yīng)英偉達(dá) GeForce RTX 5090 顯卡的 PCB 正面（無焊接元件）照片，目前無法確認(rèn)該 PCB 對(duì)應(yīng)“公版”FE 還是 AIC 型號(hào)?！?圖源 skanlife從上下兩張 PCB 均可發(fā)現(xiàn)，顯卡 GPU 核心焊盤外圍環(huán)布了 16 個(gè)顯存焊盤，對(duì)應(yīng)傳聞中 RTX 5090 的 16 顆 16Gb GDDR7 顯存（合計(jì) 32GB）。對(duì)于下方 PCB，從左側(cè)起以順時(shí)針方向來看，這 16 個(gè)顯存焊盤為“5452”排
關(guān)鍵字：英偉達(dá) GPU 計(jì)算平臺(tái) RTX 5090 PCB

PCB走線角度為90度到底行不行？

現(xiàn)在但凡打開SoC原廠的pcb Layout Guide，都會(huì)提及到高速信號(hào)的走線的拐角角度問題，都會(huì)說高速信號(hào)不要以直角走線，要以45度角走線，并且會(huì)說走圓弧會(huì)比45度拐角更好。事實(shí)是不是這樣？PCB走線角度該怎樣設(shè)置，是走45度好還是走圓弧好？90度直角走線到底行不行？大家開始糾結(jié)于pcb走線的拐角角度，也就是近十幾二十年的事情。上世紀(jì)九十年代初，PC界的霸主Intel主導(dǎo)定制了PCI總線技術(shù)。（很感謝Intel發(fā)布了PCI接口，正是有了PCI總線接口的帶寬提升，包括后來的AGP總線接口，才誕生了像
關(guān)鍵字： PCB 電路設(shè)計(jì)

Microchip發(fā)布適用于醫(yī)療成像和智能機(jī)器人的PolarFire FPGA和SoC解決方案協(xié)議棧

隨著物聯(lián)網(wǎng)、工業(yè)自動(dòng)化和智能機(jī)器人技術(shù)的興起，以及醫(yī)療成像解決方案向智能邊緣的普及，這類在功率與散熱方面受限的應(yīng)用設(shè)計(jì)正變得前所未有地復(fù)雜。為了解決加速產(chǎn)品開發(fā)周期和簡化復(fù)雜的開發(fā)流程的關(guān)鍵挑戰(zhàn)，Microchip Technology Inc.（微芯科技公司）近日發(fā)布了用于智能機(jī)器人和醫(yī)療成像的PolarFire? FPGA和SoC解決方案協(xié)議棧。新發(fā)布的解決方案基于Microchip已經(jīng)可用的智能嵌入式視覺、工業(yè)邊緣和智能邊緣通信協(xié)議棧。新發(fā)布的解決方案協(xié)議棧包括用于A-assisted 4K60計(jì)算
關(guān)鍵字： Microchip 醫(yī)療成像智能機(jī)器人 PolarFire FPGA

臺(tái)商PCB年產(chǎn)值將突破八千億

受蘋果手機(jī)銷售不如預(yù)期及國際情勢(shì)不確定性影響，市場觀望情緒濃厚，PCB產(chǎn)業(yè)第四季成長動(dòng)能有限，不過臺(tái)灣電路板協(xié)會(huì)（TPCA）認(rèn)為，今年P(guān)CB臺(tái)商海內(nèi)外總產(chǎn)值將突破新臺(tái)幣8千億關(guān)卡，以年增5％的表現(xiàn)，來到8,083億，主要是主流終端產(chǎn)品溫和復(fù)蘇，以及AI基礎(chǔ)設(shè)施如服務(wù)器、網(wǎng)通設(shè)備規(guī)格提升、低軌衛(wèi)星市場的推動(dòng)。臺(tái)商PCB第三季全球產(chǎn)值展現(xiàn)穩(wěn)健成長，島內(nèi)外總產(chǎn)值達(dá)到2,271億，季增19％，年增9.6％，但是第四季市場較為觀望，終端及下游備貨也相對(duì)保守。TPCA預(yù)計(jì)，第四季全球產(chǎn)值為2,090億，較去年同期小幅
關(guān)鍵字： PCB

萊迪思推出全新中小型FPGA產(chǎn)品，進(jìn)一步提升低功耗FPGA的領(lǐng)先地位

近日在萊迪思2024年開發(fā)者大會(huì)上，萊迪思半導(dǎo)體推出全新硬件和軟件解決方案，拓展了公司在網(wǎng)絡(luò)邊緣到云端的FPGA創(chuàng)新領(lǐng)先地位。全新發(fā)布的萊迪思Nexus? 2下一代小型FPGA平臺(tái)和基于該平臺(tái)的首個(gè)器件系列萊迪思Certus?-N2通用FPGA提供先進(jìn)的互連、優(yōu)化的功耗和性能以及領(lǐng)先的安全性。萊迪思還發(fā)布了新的中端FPGA器件：Lattice Avant? 30和Avant? 50以及萊迪思設(shè)計(jì)軟件工具和應(yīng)用解決方案集合的全新版本，幫助客戶加快產(chǎn)品上市。萊迪思半導(dǎo)體首席戰(zhàn)略和營銷官Esam Elashma
關(guān)鍵字：萊迪思中小型FPGA FPGA 低功耗FPGA

PCB設(shè)計(jì)抗干擾有哪些方法？

現(xiàn)在高速高密電路中，串?dāng)_問題越來越嚴(yán)重。對(duì)于電路的抗干擾性能設(shè)計(jì)，也是很多工程師很頭痛的問題，這也是一個(gè)非常復(fù)雜的技術(shù)問題。對(duì)于PCB設(shè)計(jì)而言，主要做好以下幾點(diǎn)，即可以在很大程度上減少信號(hào)受到的干擾。1. 增大布線空間距離設(shè)計(jì)意義：增大信號(hào)之間的間距可以減少電磁場耦合，降低串?dāng)_（Crosstalk）效應(yīng)。在高密度設(shè)計(jì)中，雖然空間有限，但關(guān)鍵信號(hào)（如時(shí)鐘線、高速總線）應(yīng)盡量優(yōu)先分配較大的間距。補(bǔ)充建議：對(duì)于高速差分對(duì)，如LVDS、USB、HDMI等，差分對(duì)之間的距離應(yīng)遠(yuǎn)大于差分對(duì)內(nèi)部的線間距（常用3W規(guī)則）
關(guān)鍵字： PCB 電路設(shè)計(jì)

抄板過程大曝光

抄板，就是在已經(jīng)有電子產(chǎn)品和電路板實(shí)物的前提下，利用反向技術(shù)手段對(duì)電路板進(jìn)行逆向解析，將原有產(chǎn)品的文件、物料清單、原理圖等技術(shù)文件進(jìn)行1:1的還原操作，然后再利用這些技術(shù)文件和生產(chǎn)文件進(jìn)行制板、元件焊接、電路板調(diào)試，完成原電路樣板的整個(gè)復(fù)制。PCB抄板主要有以下步驟：一、拿一塊PCB板，首先需要在紙上記錄好所有元?dú)饧男吞?hào)，參數(shù)以及位置，尤其是二極管、三級(jí)管的方向，IC缺口的方向。用數(shù)碼相機(jī)拍兩張?jiān)骷恢玫恼掌?。二、拆掉所有元件，要將PAD孔里的錫去掉。用酒精將板子擦洗干凈，然后放入掃描儀，在掃描儀掃描
關(guān)鍵字： PCB 電路設(shè)計(jì) 抄板

對(duì)比雙電源分立式和集成式儀表放大器

本期，為大家?guī)淼氖恰秾?duì)比雙電源分立式和集成式儀表放大器》，目的是比較三種雙電源 IA 電路：使用四路運(yùn)算放大器 (op amp) 的分立式 IA、具有集成增益設(shè)置電阻器 (RG) 的通用 IA 和帶有外部 RG 的精密 IA。引言設(shè)計(jì)分立式儀表放大器 (IA) 與集成式 IA 的優(yōu)點(diǎn)和缺點(diǎn)有很多，而且經(jīng)常爭論不休。需要考慮的一些變量包括印刷電路板 (PCB) 面積、增益范圍、性能（隨溫度變化）和成本。本文的目的是比較三種雙電源 IA 電路：使用四路運(yùn)算放大器 (op amp) 的分立式 IA、
關(guān)鍵字： IA 運(yùn)算放大器 PCB

上傳原理圖和PCB圖，請(qǐng)教為什么DC-DC電源紋波大？

網(wǎng)友eefishing問題：一個(gè)DC-DC電源轉(zhuǎn)換，紋波有點(diǎn)大，上傳原理圖和PCB圖用AOZ1050PI設(shè)計(jì)的一款DC-DC電源轉(zhuǎn)換，輸入9~18V，輸出1.2V，AOZ1050開關(guān)頻率500KHz，現(xiàn)在用示波器測(cè)得輸出大概有100mV，Vp-p在485KHz左右的紋波。請(qǐng)問各位專家：1 這個(gè)指標(biāo)的紋波是否在設(shè)計(jì)許可的范圍之內(nèi)？在一般情況下，DC-DC電源轉(zhuǎn)換的紋波在一個(gè)什么范圍內(nèi)可以認(rèn)為是正常的？2 從原理圖和PCB圖上，這個(gè)設(shè)計(jì)是否還能夠進(jìn)一步優(yōu)化降低紋波？還請(qǐng)指出。敬請(qǐng)各位斧正。網(wǎng)友mituone的
關(guān)鍵字： DC-DC電源紋波 PCB 電源電路

DC-DC電源布局布線技巧

在開關(guān)電源的設(shè)計(jì)中，PCB布局設(shè)計(jì)與電路設(shè)計(jì)同樣重要。合理的布局可以避免電源電路引起的各種問題。不合理的布局可能導(dǎo)致輸出和開關(guān)信號(hào)疊加引起噪聲增加、調(diào)節(jié)性能惡化、穩(wěn)定性欠佳等。采用恰當(dāng)?shù)牟季挚梢员苊膺@些問題的發(fā)生。1.DC-DC的環(huán)流圖24-1：開關(guān)元件Q1導(dǎo)通時(shí)的電流路徑如圖24-1的紅色線表示開關(guān)元件Q1導(dǎo)通時(shí)流過的主要電流和路徑以及方向。Cbypass是高頻用去耦電容器，CIN是大容量電容器。開關(guān)元件Q1導(dǎo)通的瞬間，流過急劇的電流，其大部分由Cbypass提供，其次由CIN提供，緩慢變化的電流則由輸
關(guān)鍵字： PCB 電路設(shè)計(jì) DC-DC

電路設(shè)計(jì)中7個(gè)常用的接口類型

我們知道，在電路系統(tǒng)的各個(gè)子模塊進(jìn)行數(shù)據(jù)交換時(shí)可能會(huì)存在一些問題導(dǎo)致信號(hào)無法正常、高質(zhì)量地“流通”。例如有時(shí)電路子模塊各自的工作時(shí)序有偏差（如CPU與外設(shè)）或者各自的信號(hào)類型不一致（如傳感器檢測(cè)光信號(hào)）等，這時(shí)我們應(yīng)該考慮通過相應(yīng)的接口方式來很好地處理這個(gè)問題。下面就大概說明一下電路設(shè)計(jì)中7個(gè)常用的接口類型的關(guān)鍵點(diǎn)：01TTL電平接口這個(gè)接口類型基本是老生常談的吧，從上大學(xué)學(xué)習(xí)模擬電路、數(shù)字電路開始，對(duì)于一般的電路設(shè)計(jì)，TTL電平接口基本就脫不了“干系”。它的速度一般限制在30MHz以內(nèi)，這是由于BJT的
關(guān)鍵字： PCB 電路設(shè)計(jì) 電路設(shè)計(jì)

將軟核 RISC-V 添加到 FPGA 提升可編程性

通過將軟核 RISC-V 處理器集成到現(xiàn)場可編程門陣列 (FPGA) 中，可以顯著增強(qiáng)其可編程性。Bluespec 的產(chǎn)品與業(yè)務(wù)發(fā)展副總裁 Loren Hobbs 分享了如何實(shí)現(xiàn)這一目標(biāo)及其潛在優(yōu)勢(shì)。為何選擇軟核 RISC-V 處理器？軟核 RISC-V 處理器在 FPGA 中有諸多優(yōu)勢(shì)，主要包括：硬件資源的靈活管理它可作為硬件資源的“指揮官”，在需要多個(gè)硬件加速器的復(fù)雜任務(wù)中協(xié)同管理硬件，使其高效運(yùn)行。軟件升級(jí)成本低與硬件更新相比，軟件更新的成本顯著降低，并且驗(yàn)證過程更簡便。某些復(fù)雜的功能，比如有限狀態(tài)
關(guān)鍵字： FPGA

開關(guān)電源的輸入電容的PCB設(shè)計(jì)技巧

在設(shè)計(jì)開關(guān)電源電路的PCB時(shí)，輸入電容的布局和布線至關(guān)重要，它直接影響電路的性能、效率和EMI表現(xiàn)。以下是輸入電容的PCB設(shè)計(jì)技巧：1. 盡量靠近功率開關(guān)和輸入端理由：輸入電容的主要作用是為開關(guān)管提供瞬態(tài)電流，減少電壓波動(dòng)。將輸入電容靠近功率開關(guān)（MOSFET或IC）和輸入引腳，可以最大程度降低寄生電感引起的電壓尖峰。做法：將輸入電容緊貼Buck控制器或功率開關(guān)的VIN和GND引腳。如下圖中，case1是中規(guī)中矩靠近芯片防止，檢測(cè)到其輻射的噪聲是圖中紅色的曲線；case2是故意將電容立起來，可以
關(guān)鍵字： PCB 電路設(shè)計(jì) 開關(guān)電源

優(yōu)化簡易PCB電路板的大規(guī)模測(cè)試，提高生產(chǎn)效率

摘要隨著各行業(yè)對(duì)高效完成大批量生產(chǎn)的需求日益增強(qiáng)，構(gòu)建穩(wěn)健的測(cè)試策略也變得至關(guān)重要。此篇是德科技署名文章旨在深入探討簡易電路板生產(chǎn)制造領(lǐng)域中適用的創(chuàng)新測(cè)試方法，力求在保障質(zhì)量的前提下，實(shí)現(xiàn)生產(chǎn)效率的最優(yōu)化。本文探討了制造商在PCBA（印刷電路板組件）電路板批量測(cè)試環(huán)節(jié)中所面臨的種種挑戰(zhàn)，并揭示了創(chuàng)新技術(shù)如何重塑電子制造業(yè)的格局。文章通過聚焦前沿測(cè)試方法、先進(jìn)測(cè)試裝備及經(jīng)過優(yōu)化的精簡測(cè)試流程，系統(tǒng)闡述了促使PCBA測(cè)試?yán)砟罡镄碌暮诵囊亍Ｍㄟ^這些改進(jìn)，制造商有望提升測(cè)試效率、節(jié)約時(shí)間與成本、提高工作效率、提
關(guān)鍵字： PCB 電路設(shè)計(jì) 測(cè)試測(cè)量