fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

抄板過(guò)程大曝光

抄板，就是在已經(jīng)有電子產(chǎn)品和電路板實(shí)物的前提下，利用反向技術(shù)手段對(duì)電路板進(jìn)行逆向解析，將原有產(chǎn)品的文件、物料清單、原理圖等技術(shù)文件進(jìn)行1:1的還原操作，然后再利用這些技術(shù)文件和生產(chǎn)文件進(jìn)行制板、元件焊接、電路板調(diào)試，完成原電路樣板的整個(gè)復(fù)制。PCB抄板主要有以下步驟：一、拿一塊PCB板，首先需要在紙上記錄好所有元?dú)饧男吞?hào)，參數(shù)以及位置，尤其是二極管、三級(jí)管的方向，IC缺口的方向。用數(shù)碼相機(jī)拍兩張?jiān)骷恢玫恼掌６?、拆掉所有元件，要將PAD孔里的錫去掉。用酒精將板子擦洗干凈，然后放入掃描儀，在掃描儀掃描
關(guān)鍵字： PCB 電路設(shè)計(jì) 抄板

對(duì)比雙電源分立式和集成式儀表放大器

本期，為大家?guī)?lái)的是《對(duì)比雙電源分立式和集成式儀表放大器》，目的是比較三種雙電源 IA 電路：使用四路運(yùn)算放大器 (op amp) 的分立式 IA、具有集成增益設(shè)置電阻器 (RG) 的通用 IA 和帶有外部 RG 的精密 IA。引言設(shè)計(jì)分立式儀表放大器 (IA) 與集成式 IA 的優(yōu)點(diǎn)和缺點(diǎn)有很多，而且經(jīng)常爭(zhēng)論不休。需要考慮的一些變量包括印刷電路板 (PCB) 面積、增益范圍、性能（隨溫度變化）和成本。本文的目的是比較三種雙電源 IA 電路：使用四路運(yùn)算放大器 (op amp) 的分立式 IA、
關(guān)鍵字： IA 運(yùn)算放大器 PCB

上傳原理圖和PCB圖，請(qǐng)教為什么DC-DC電源紋波大？

網(wǎng)友eefishing問(wèn)題：一個(gè)DC-DC電源轉(zhuǎn)換，紋波有點(diǎn)大，上傳原理圖和PCB圖用AOZ1050PI設(shè)計(jì)的一款DC-DC電源轉(zhuǎn)換，輸入9~18V，輸出1.2V，AOZ1050開(kāi)關(guān)頻率500KHz，現(xiàn)在用示波器測(cè)得輸出大概有100mV，Vp-p在485KHz左右的紋波。請(qǐng)問(wèn)各位專家：1 這個(gè)指標(biāo)的紋波是否在設(shè)計(jì)許可的范圍之內(nèi)？在一般情況下，DC-DC電源轉(zhuǎn)換的紋波在一個(gè)什么范圍內(nèi)可以認(rèn)為是正常的？2 從原理圖和PCB圖上，這個(gè)設(shè)計(jì)是否還能夠進(jìn)一步優(yōu)化降低紋波？還請(qǐng)指出。敬請(qǐng)各位斧正。網(wǎng)友mituone的
關(guān)鍵字： DC-DC電源紋波 PCB 電源電路

DC-DC電源布局布線技巧

在開(kāi)關(guān)電源的設(shè)計(jì)中，PCB布局設(shè)計(jì)與電路設(shè)計(jì)同樣重要。合理的布局可以避免電源電路引起的各種問(wèn)題。不合理的布局可能導(dǎo)致輸出和開(kāi)關(guān)信號(hào)疊加引起噪聲增加、調(diào)節(jié)性能惡化、穩(wěn)定性欠佳等。采用恰當(dāng)?shù)牟季挚梢员苊膺@些問(wèn)題的發(fā)生。1.DC-DC的環(huán)流圖24-1：開(kāi)關(guān)元件Q1導(dǎo)通時(shí)的電流路徑如圖24-1的紅色線表示開(kāi)關(guān)元件Q1導(dǎo)通時(shí)流過(guò)的主要電流和路徑以及方向。Cbypass是高頻用去耦電容器，CIN是大容量電容器。開(kāi)關(guān)元件Q1導(dǎo)通的瞬間，流過(guò)急劇的電流，其大部分由Cbypass提供，其次由CIN提供，緩慢變化的電流則由輸
關(guān)鍵字： PCB 電路設(shè)計(jì) DC-DC

電路設(shè)計(jì)中7個(gè)常用的接口類型

我們知道，在電路系統(tǒng)的各個(gè)子模塊進(jìn)行數(shù)據(jù)交換時(shí)可能會(huì)存在一些問(wèn)題導(dǎo)致信號(hào)無(wú)法正常、高質(zhì)量地“流通”。例如有時(shí)電路子模塊各自的工作時(shí)序有偏差（如CPU與外設(shè)）或者各自的信號(hào)類型不一致（如傳感器檢測(cè)光信號(hào)）等，這時(shí)我們應(yīng)該考慮通過(guò)相應(yīng)的接口方式來(lái)很好地處理這個(gè)問(wèn)題。下面就大概說(shuō)明一下電路設(shè)計(jì)中7個(gè)常用的接口類型的關(guān)鍵點(diǎn)：01TTL電平接口這個(gè)接口類型基本是老生常談的吧，從上大學(xué)學(xué)習(xí)模擬電路、數(shù)字電路開(kāi)始，對(duì)于一般的電路設(shè)計(jì)，TTL電平接口基本就脫不了“干系”。它的速度一般限制在30MHz以內(nèi)，這是由于BJT的
關(guān)鍵字： PCB 電路設(shè)計(jì) 電路設(shè)計(jì)

將軟核 RISC-V 添加到 FPGA 提升可編程性

通過(guò)將軟核 RISC-V 處理器集成到現(xiàn)場(chǎng)可編程門陣列 (FPGA) 中，可以顯著增強(qiáng)其可編程性。Bluespec 的產(chǎn)品與業(yè)務(wù)發(fā)展副總裁 Loren Hobbs 分享了如何實(shí)現(xiàn)這一目標(biāo)及其潛在優(yōu)勢(shì)。為何選擇軟核 RISC-V 處理器？軟核 RISC-V 處理器在 FPGA 中有諸多優(yōu)勢(shì)，主要包括：硬件資源的靈活管理它可作為硬件資源的“指揮官”，在需要多個(gè)硬件加速器的復(fù)雜任務(wù)中協(xié)同管理硬件，使其高效運(yùn)行。軟件升級(jí)成本低與硬件更新相比，軟件更新的成本顯著降低，并且驗(yàn)證過(guò)程更簡(jiǎn)便。某些復(fù)雜的功能，比如有限狀態(tài)
關(guān)鍵字： FPGA

開(kāi)關(guān)電源的輸入電容的PCB設(shè)計(jì)技巧

在設(shè)計(jì)開(kāi)關(guān)電源電路的PCB時(shí)，輸入電容的布局和布線至關(guān)重要，它直接影響電路的性能、效率和EMI表現(xiàn)。以下是輸入電容的PCB設(shè)計(jì)技巧：1. 盡量靠近功率開(kāi)關(guān)和輸入端理由：輸入電容的主要作用是為開(kāi)關(guān)管提供瞬態(tài)電流，減少電壓波動(dòng)。將輸入電容靠近功率開(kāi)關(guān)（MOSFET或IC）和輸入引腳，可以最大程度降低寄生電感引起的電壓尖峰。做法：將輸入電容緊貼Buck控制器或功率開(kāi)關(guān)的VIN和GND引腳。如下圖中，case1是中規(guī)中矩靠近芯片防止，檢測(cè)到其輻射的噪聲是圖中紅色的曲線；case2是故意將電容立起來(lái)，可以
關(guān)鍵字： PCB 電路設(shè)計(jì) 開(kāi)關(guān)電源

優(yōu)化簡(jiǎn)易PCB電路板的大規(guī)模測(cè)試，提高生產(chǎn)效率

摘要隨著各行業(yè)對(duì)高效完成大批量生產(chǎn)的需求日益增強(qiáng)，構(gòu)建穩(wěn)健的測(cè)試策略也變得至關(guān)重要。此篇是德科技署名文章旨在深入探討簡(jiǎn)易電路板生產(chǎn)制造領(lǐng)域中適用的創(chuàng)新測(cè)試方法，力求在保障質(zhì)量的前提下，實(shí)現(xiàn)生產(chǎn)效率的最優(yōu)化。本文探討了制造商在PCBA（印刷電路板組件）電路板批量測(cè)試環(huán)節(jié)中所面臨的種種挑戰(zhàn)，并揭示了創(chuàng)新技術(shù)如何重塑電子制造業(yè)的格局。文章通過(guò)聚焦前沿測(cè)試方法、先進(jìn)測(cè)試裝備及經(jīng)過(guò)優(yōu)化的精簡(jiǎn)測(cè)試流程，系統(tǒng)闡述了促使PCBA測(cè)試?yán)砟罡镄碌暮诵囊?。通過(guò)這些改進(jìn)，制造商有望提升測(cè)試效率、節(jié)約時(shí)間與成本、提高工作效率、提
關(guān)鍵字： PCB 電路設(shè)計(jì) 測(cè)試測(cè)量

做了個(gè)無(wú)線的FPGA調(diào)試器！支持Vivado！

做了一個(gè)AMD/Xilinx FPGA無(wú)線調(diào)試器可以使用Vivado無(wú)線調(diào)試FPGA！網(wǎng)友表示：具有智能配網(wǎng)功能，oled屏幕顯示連接狀態(tài)、IP地址等信息……主要參數(shù)基于ESP32-C3設(shè)計(jì)，軟件兼容ESP32全系具備智能配網(wǎng)功能，連接路由器無(wú)需修改代碼支持Vivado調(diào)試、下載FPGA，無(wú)需額外插件具備電平轉(zhuǎn)換設(shè)計(jì)，兼容低壓IO FPGA硬件設(shè)計(jì)思路原理圖PCB圖主控：ESP32因?yàn)楹糜帽阋耍夷苓B上WIFI，配合Arduino能大大降低軟件開(kāi)發(fā)難度。LDO不再使用典中典1117因?yàn)楝F(xiàn)在有更好用的長(zhǎng)晶C
關(guān)鍵字： FPGA 調(diào)試器 vivado

SGMII及其應(yīng)用

SGMII是什么？串行千兆媒體獨(dú)立接口（SGMII）是連接千兆以太網(wǎng)（GbE）MAC（媒體訪問(wèn)控制）和PHY（物理層）芯片的標(biāo)準(zhǔn)，常用于需要高速數(shù)據(jù)傳輸?shù)木W(wǎng)絡(luò)應(yīng)用中，如以太網(wǎng)交換機(jī)、路由器和其他網(wǎng)絡(luò)設(shè)備。與提供MAC和PHY之間簡(jiǎn)單互連的并行GMII（千兆媒體獨(dú)立接口）不同，SGMII使用串行接口進(jìn)行數(shù)據(jù)傳輸。它有助于將MAC和PHY之間通信所需的引腳數(shù)量減少一半以下，從而使其適用于高密度設(shè)計(jì)。SGMII還支持自動(dòng)協(xié)商，允許設(shè)備自動(dòng)配置和同步設(shè)置（如100 Mb/s與1Gb/s以太網(wǎng)），從而優(yōu)化通信。SG
關(guān)鍵字： SGMII FPGA 萊迪思

新手第一次焊電路板，千姿百態(tài)，笑死

大家好，我是王工。偶然在網(wǎng)上刷到新手第一次焊電路板的場(chǎng)景，不經(jīng)感嘆時(shí)間過(guò)得真快，已經(jīng)過(guò)去好多年了，焊的第一塊板子應(yīng)該是在學(xué)校時(shí)代，已經(jīng)不記得是什么樣子了。下面咱來(lái)一起看看新手第一次焊的電路板是什么樣子的。同學(xué)1：這個(gè)有點(diǎn)慘不忍睹，插件應(yīng)該是最好焊的，這個(gè)板子引腳直接都有短路的，而且上錫太多了。關(guān)注公眾號(hào)硬件筆記本同學(xué)2：目的是想把板子周邊的焊盤(pán)，通過(guò)飛線引出去，線頭上錫多了，烙鐵溫度也不夠，看起來(lái)很潦草。同學(xué)3：這個(gè)貼片電阻歪歪扭扭，焊盤(pán)兩邊也明顯上錫多了。同學(xué)4：當(dāng)把所有電阻電容電感全焊完后，以為要把芯
關(guān)鍵字： PCB 電路設(shè)計(jì) 焊電路板

年度爆火的國(guó)產(chǎn) FPGA 芯片

PGA 市場(chǎng)仍由美國(guó)三大巨頭 Xilinx（被 AMD 收購(gòu)）、Altera（被 Intel 收購(gòu)）、Lattice 主導(dǎo)，占據(jù)八成以上的份額。然而近日，一則國(guó)際 FPGA 大廠即將漲價(jià)的消息在行業(yè)內(nèi)掀起波瀾。FPGA，漲價(jià)近日，Altera 宣布為應(yīng)對(duì)市場(chǎng)壓力和運(yùn)營(yíng)成本上漲，將對(duì)部分 FPGA 產(chǎn)品系列價(jià)格進(jìn)行調(diào)整，新價(jià)格將于 2024 年 11 月 24 日生效。此次調(diào)整旨在確保 Altera 能夠持續(xù)提供可靠的產(chǎn)品供應(yīng)，并保持其強(qiáng)大的 FPGA 解決方案組合，以支持客戶需求。調(diào)價(jià)產(chǎn)品系列包括：Cyc
關(guān)鍵字： FPGA

揭秘電子設(shè)計(jì)中的巧妙接地：為什么PCB地與金屬機(jī)殼用阻容連接？

電子產(chǎn)品接地問(wèn)題是一個(gè)老生常談的話題，本文單講其中一小部分，主要內(nèi)容是金屬外殼與電路板的接地問(wèn)題。我們經(jīng)常會(huì)看到一些系統(tǒng)設(shè)計(jì)中將PCB板的地（GND）與金屬外殼（EGND）之間通常使用一個(gè)高壓電容C1（1~100nF/2KV）并聯(lián)一個(gè)大電阻R1（1M）連接。那么為什么這么設(shè)計(jì)呢？圖1：原理圖示意圖2：實(shí)際PCB電容的作用從EMS（電磁抗擾度）角度出發(fā)，該電容在確保PE與大地連接的基礎(chǔ)上，旨在降低可能存在的、以大地電位作為參考的高頻干擾信號(hào)對(duì)電路產(chǎn)生的影響，從而達(dá)到抑制電路與干擾源之間瞬間共模電壓差的目的。
關(guān)鍵字：電子設(shè)計(jì) PCB 阻容

從5個(gè)方面了解FPGA SoM 為啥這么受寵！

隨著數(shù)據(jù)中心、高性能計(jì)算機(jī)、醫(yī)學(xué)成像、精確布局線跡、專用 PCB 材料、外形限制以及熱管理等應(yīng)用的擴(kuò)展，對(duì) FPGA 的需求也在不斷上升。以前，硬件設(shè)計(jì)人員會(huì)選擇“芯片向下”架構(gòu)，為應(yīng)用選擇特定硅器件并開(kāi)發(fā)完全定制的電路板。雖然這種方法可實(shí)現(xiàn)高度優(yōu)化的實(shí)施，但需要大量的開(kāi)發(fā)時(shí)間和成本才能達(dá)到生產(chǎn)就緒狀態(tài)。為了節(jié)約時(shí)間和費(fèi)用，設(shè)計(jì)團(tuán)隊(duì)現(xiàn)在正在考慮更加集成的解決方案，例如多芯片模塊 (MCM)、系統(tǒng)級(jí)封裝 (SiP)、單板機(jī) (SBC) 或系統(tǒng)級(jí)模塊 (SoM) 。FPGA SoM 市場(chǎng)
關(guān)鍵字： Digikey FPGA Som

晶振時(shí)鐘原理圖、PCB設(shè)計(jì)指南

在一個(gè)電路系統(tǒng)中，時(shí)鐘是必不可少的一部分。時(shí)鐘電路相當(dāng)關(guān)鍵，在電路中的作用猶如人的心臟的作用，如果電路系統(tǒng)的時(shí)鐘出錯(cuò)了，系統(tǒng)就會(huì)發(fā)生紊亂，因此在PCB 中設(shè)計(jì)一個(gè)好的時(shí)鐘電路是非常必要的。我們常用的時(shí)鐘電路有：晶體、晶振、時(shí)鐘分配器。有些IC 用的時(shí)鐘可能是由主芯片產(chǎn)生的，但追根溯源，還是由上述三者之一產(chǎn)生的。接下來(lái)結(jié)合具體實(shí)例，說(shuō)明時(shí)鐘電路布局、布線的原則和注意事項(xiàng)。晶體PCB 中常用的晶體封裝有：2 管腳的插件封裝和SMD 封裝、4 管腳的 SMD 封裝，常見(jiàn)封裝如下圖：盡管晶體有不同的規(guī)格，但它們的
關(guān)鍵字： PCB 電路設(shè)計(jì) 晶振