fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

萊迪思將舉辦Lattice Nexus 2下一代小型FPGA平臺(tái)網(wǎng)絡(luò)研討會(huì)

萊迪思半導(dǎo)體公司，低功耗可編程器件的領(lǐng)先供應(yīng)商，今天宣布將舉辦一場(chǎng)網(wǎng)絡(luò)研討會(huì)，介紹全新的萊迪思Nexus? 2 FPGA平臺(tái)如何加強(qiáng)其在低功耗FPGA領(lǐng)域的領(lǐng)先地位。萊迪思Nexus 2為開(kāi)發(fā)人員提供了先進(jìn)的互連、優(yōu)化的功耗和性能以及領(lǐng)先的安全性，使其能夠?yàn)楣I(yè)、汽車、通信、計(jì)算和消費(fèi)市場(chǎng)設(shè)計(jì)突破性的網(wǎng)絡(luò)邊緣應(yīng)用。網(wǎng)絡(luò)研討會(huì)還將詳細(xì)介紹全新中端FPGA器件容量選項(xiàng)：Lattice Avant? 30和Avant? 50，以及新版本的萊迪思設(shè)計(jì)軟件工具和針對(duì)特定領(lǐng)域應(yīng)用的解決方案集合，幫助客戶加快產(chǎn)品上市。
關(guān)鍵字：萊迪思 Lattice 小型FPGA FPGA

繪制PCB板需知道哪些問(wèn)題？

1、PCB板上的走線的寬度和能承受電流的大小關(guān)系？PCB電路板上有信號(hào)走線和電源走線，了解走線寬度和承載電流的關(guān)系，對(duì)繪制PCB非常重要。通常PCB的銅箔厚度為1盎司（35um），假設(shè)走線的寬度為2mm。截面積=0.035*2=0.07mm2。一般PCB走線的電流密度為30A/mm2。所以，寬度為2mm的走線可以承載的電流為30A*0.07等于2.1A。寬度為1mm的走線，承載電流的能力為1.05A。2、晶振在PCB板上位置及如何處理？晶振需要放在CPU附近，離CPU的晶振引腳要近。如果是無(wú)源晶振，2個(gè)匹
關(guān)鍵字： PCB 走線 PCB設(shè)計(jì)

PCB走線的電阻如何計(jì)算？

PCB走線的電阻如何計(jì)算？很多硬件朋友會(huì)說(shuō)，用萬(wàn)用表去測(cè)量PCB走線兩端的阻值，就可以知道走線的電阻。如果真的用萬(wàn)用表去測(cè)量，測(cè)量的結(jié)果基本是0，非常不準(zhǔn)確。也有朋友會(huì)說(shuō)，我們可以分別測(cè)量走線兩端的電壓。比如PCB走線兩端分別定義A端和B端，電路板上電后，測(cè)量A端的電壓值為3.3V，B端電壓為3.1V，也就是這根走線的壓降為0.2V。如果知道走線的電流為1A，可以算出走線的電阻為200毫歐。這種情況，如果電流比較大的情況，好像可以計(jì)算出電阻值，但精度似乎也不高。如果走線上的電流小的時(shí)候，也不太好測(cè)量。我們
關(guān)鍵字： PCB 電阻 PCB設(shè)計(jì)

為什么還沒(méi)把AI應(yīng)用在畫(huà)PCB上？

PCB設(shè)計(jì)公司都是3塊錢(qián)一個(gè)PIN，已經(jīng)延續(xù)好多年了，都不漲價(jià)，AI也卷不動(dòng)啊。還有一些兼職的工程師收1塊5,2塊。。。應(yīng)用AI 做Layout，未必比IT民工便宜，研發(fā)出來(lái)應(yīng)該也沒(méi)啥收益。AI研發(fā)投入與收益的"剪刀差"研發(fā)成本黑洞：訓(xùn)練一個(gè)可用的PCB設(shè)計(jì)AI需至少10萬(wàn)張標(biāo)注設(shè)計(jì)圖（單張標(biāo)注成本約200元），僅數(shù)據(jù)準(zhǔn)備就需2000萬(wàn)元投入，而年?duì)I收過(guò)億，需要從事PCB設(shè)計(jì)公司全球不足百家。谷歌的"電路合成AI"項(xiàng)目耗資超2億美元，但商業(yè)化時(shí)發(fā)現(xiàn)客戶不愿支付相當(dāng)于
關(guān)鍵字：人工智能 AI PCB

小尺寸FPGA如何發(fā)揮大作用

作者簡(jiǎn)介：Bob O’Donnell是市場(chǎng)研究公司TECHnalysis Research的總裁兼首席分析師，該公司為技術(shù)行業(yè)和專業(yè)金融領(lǐng)域提供戰(zhàn)略咨詢和市場(chǎng)研究服務(wù)。與許多類型的器件一樣，人們很容易陷入這樣的誤區(qū)：大芯片比小器件更好，更有影響力。然而，就FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）而言，更小的芯片往往具有最大的應(yīng)用范圍和影響力。小型FPGA廣泛應(yīng)用于各種設(shè)備、應(yīng)用和行業(yè)，因?yàn)樗鼈兡軌蚩煽康貓?zhí)行對(duì)許多不同類型智能系統(tǒng)的快速運(yùn)行至關(guān)重要的關(guān)鍵功能。同時(shí)由于其可編程的特性，它們可以很容易根據(jù)不同類型設(shè)備的特定
關(guān)鍵字：小尺寸FPGA FPGA 萊迪思

畫(huà)PCB時(shí)的強(qiáng)迫癥

你還有什么癥狀？，歡迎點(diǎn)擊“寫(xiě)留言”，寫(xiě)下你的癥狀看下圖，讓你難受一下強(qiáng)迫癥的合理取舍優(yōu)先級(jí)排序：先保證電氣性能（如阻抗、回流路徑），再優(yōu)化美觀（對(duì)齊、間距）。工具輔助：利用EDA工具的自動(dòng)對(duì)齊、DRC規(guī)則和仿真功能減少人工糾結(jié)。成本意識(shí)：過(guò)孔數(shù)量、層數(shù)和工藝選擇需與預(yù)算平衡，避免過(guò)度設(shè)計(jì)。接受“不完美”：PCB設(shè)計(jì)本質(zhì)是妥協(xié)的藝術(shù)，例如：繞線稍多的普通GPIO信號(hào)可以接受；散熱器件的非常規(guī)布局可能比整齊更重要。終極建議：在關(guān)鍵區(qū)域（如高速信號(hào)、電源路徑）追求極致，在非關(guān)鍵區(qū)域適當(dāng)“放過(guò)自己”P(pán)CB設(shè)計(jì)中
關(guān)鍵字： PCB 電路設(shè)計(jì)

從閃存到MRAM：滿足現(xiàn)代FPGA配置的需求

在技術(shù)飛速發(fā)展的今天，新興的航空電子、關(guān)鍵基礎(chǔ)設(shè)施和汽車應(yīng)用正在重新定義人們對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）的期望。FPGA之前主要依靠閃存來(lái)存儲(chǔ)配置位流。這種方法適用于許多主流FPGA配置應(yīng)用；然而，隨著技術(shù)的進(jìn)步以及對(duì)更高可靠性和性能的需求增加，人們需要更多樣化的配置存儲(chǔ)選項(xiàng)。這種轉(zhuǎn)變的催化劑在于應(yīng)用和行業(yè)的不同需求，它們目前正不斷突破FPGA應(yīng)用的極限，要求在數(shù)據(jù)完整性、系統(tǒng)耐用性和運(yùn)行效率等方面更進(jìn)一步?，F(xiàn)代應(yīng)用需要更先進(jìn)的功能1.更高的耐用性和可靠性：高級(jí)駕駛輔助系統(tǒng)和先進(jìn)的互連航空電子技術(shù)等應(yīng)用
關(guān)鍵字：閃存 MRAM FPGA 萊迪思

FPGA和數(shù)據(jù)溯源保障AI安全

數(shù)據(jù)幾乎支撐著當(dāng)今世界的方方面面，而生成、處理、共享或以其他方式處理的數(shù)據(jù)量也在逐年增加。據(jù)估計(jì)，全球90%的數(shù)據(jù)都是在過(guò)去兩年中產(chǎn)生的，超過(guò)80%的組織預(yù)計(jì)將在2025年管理ZB級(jí)別的數(shù)據(jù)，僅在2024年就會(huì)產(chǎn)生了147 ZB數(shù)據(jù)。從這個(gè)角度看，如果一粒米是一個(gè)字節(jié)，那么一ZB的米就可以覆蓋整個(gè)地球表面幾米厚。數(shù)據(jù)爆炸意味著它能提供更有價(jià)值的洞察力，但同時(shí)也增加了漏洞或攻擊的可能性，并引發(fā)安全和數(shù)據(jù)合理使用的難題。因此，組織不僅要制定有效的管理策略，還要制定確保數(shù)據(jù)完整性的策略，尤其是用于開(kāi)發(fā)模型或推動(dòng)
關(guān)鍵字： FPGA 數(shù)據(jù)溯源萊迪思

國(guó)產(chǎn)FPGA SOC雙目視覺(jué)處理系統(tǒng)開(kāi)發(fā)實(shí)例-米爾安路DR1M90開(kāi)發(fā)板

1.系統(tǒng)架構(gòu)解析本系統(tǒng)基于米爾MYC-YM90X核心板構(gòu)建，基于安路飛龍DR1M90處理器，搭載安路DR1 FPGA SOC 創(chuàng)新型異構(gòu)計(jì)算平臺(tái)，充分發(fā)揮其雙核Cortex-A35處理器與可編程邏輯（PL）單元的協(xié)同優(yōu)勢(shì)。通過(guò)AXI4-Stream總線構(gòu)建的高速數(shù)據(jù)通道（峰值帶寬可達(dá)12.8GB/s），實(shí)現(xiàn)ARM與FPGA間的納秒級(jí)（ns）延遲交互，較傳統(tǒng)方案提升了3倍的傳輸效率，極大地提升了系統(tǒng)整體性能。國(guó)產(chǎn)化技術(shù)亮點(diǎn)：●? ?全自主AXI互連架構(gòu)，支持多主多從拓?fù)?，確保系統(tǒng)靈活性與
關(guān)鍵字：視覺(jué)處理系統(tǒng) 飛龍DR1M90 FPGA SOC 核心板

以 AMD 自適應(yīng)計(jì)算技術(shù)進(jìn)行虛擬制作

虛擬制作已經(jīng)改變了電影制作人、游戲開(kāi)發(fā)者和視覺(jué)效果藝術(shù)家創(chuàng)作沉浸式內(nèi)容的方式。它能夠?qū)崟r(shí)融合物理與數(shù)字環(huán)境，帶來(lái)顯著的優(yōu)勢(shì)，如節(jié)省成本、增強(qiáng)創(chuàng)意控制以及簡(jiǎn)化工作流程。近來(lái)的電影及工作室制作已經(jīng)展示了其潛力，通過(guò)無(wú)縫整合實(shí)景與 CGI 樹(shù)立了新的行業(yè)標(biāo)準(zhǔn)，開(kāi)辟了獨(dú)特的創(chuàng)意可能性。現(xiàn)在，小型工作室和新聞媒體也正采用這項(xiàng)技術(shù)，以營(yíng)造身臨其境的感覺(jué)。推動(dòng)虛擬影視制作轉(zhuǎn)型的一項(xiàng)重要技術(shù)進(jìn)步是采用現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA ）與自適應(yīng)片上系統(tǒng)（ SoC ）器件。AMD Kintex UltraScale+ 與 Vi
關(guān)鍵字：虛擬影視制作 FPGA

為什么在高速PCB設(shè)計(jì)中，信號(hào)線不能多次換孔？

為什么在高速PCB設(shè)計(jì)中，信號(hào)線不能多次換孔？大家在進(jìn)行PCB設(shè)計(jì)時(shí)肯定都接觸過(guò)過(guò)孔，所以大家都知道過(guò)孔對(duì)PCB信號(hào)質(zhì)量的影響很大，先給大家介紹一下我們?cè)赑CB設(shè)計(jì)時(shí)過(guò)孔應(yīng)該如何選取。通常有三種類型的過(guò)孔可供選擇：（單位是mil）8/16±2mil 10/20±2mil 12/24±2mil通常，當(dāng)板子比較密的情況下，我們會(huì)使用8/16±2mil(8/14,8/16,8/18)大小的過(guò)孔，當(dāng)板材相對(duì)空曠時(shí)，可選擇12/24±2mil(12/22,12/24,12/26都可以)大小的過(guò)孔，10/20之間可以
關(guān)鍵字： PCB 電路設(shè)計(jì)

FPGA技術(shù)為什么越來(lái)越牛，這是有原因的

最近幾年，F(xiàn)PGA這個(gè)概念越來(lái)越多地出現(xiàn)。例如，比特幣挖礦，就有使用基于FPGA的礦機(jī)。還有，之前微軟表示，將在數(shù)據(jù)中心里，使用FPGA“代替”CPU，等等。其實(shí)，對(duì)于專業(yè)人士來(lái)說(shuō)，F(xiàn)PGA并不陌生，它一直都被廣泛使用。但是，大部分人還不是太了解它，對(duì)它有很多疑問(wèn)——FPGA到底是什么？為什么要使用它？相比 CPU、GPU、ASIC（專用芯片），F(xiàn)PGA有什么特點(diǎn)？……今天，帶著這一系列的問(wèn)題，我們一起來(lái)——揭秘FPGA。一、為什么使用 FPGA？眾所周知，通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)
關(guān)鍵字： FPGA 嵌入式系統(tǒng)

PCB 設(shè)計(jì)進(jìn)階：PCB熱設(shè)計(jì)優(yōu)化

對(duì)于硬件工程師而言，PCB 設(shè)計(jì)水平直接影響電子產(chǎn)品的性能與穩(wěn)定性。在之前的系列文章中，我們探討了 PCB 設(shè)計(jì)的眾多關(guān)鍵要點(diǎn)，本文將繼續(xù)深入，聚焦一些容易被忽視卻又至關(guān)重要的方面，助力硬件工程師進(jìn)一步提升 PCB 設(shè)計(jì)技能。一、布局設(shè)計(jì)①高功率發(fā)熱元件是否放置在靠近 PCB 邊緣或通風(fēng)口等易于散熱的區(qū)域？可利用 CFD（計(jì)算流體動(dòng)力學(xué)）模擬軟件，分析不同放置位置的空氣流動(dòng)與散熱效果，從而確定最佳位置。②發(fā)熱元件之間是否保持足夠的間距以避免熱量聚集？可依據(jù)熱仿真分析結(jié)果，設(shè)定合適的間距值，保證熱量有效散發(fā)
關(guān)鍵字： PCB 電路設(shè)計(jì)

創(chuàng)新的FPGA技術(shù)實(shí)現(xiàn)低功耗、模塊化、小尺寸USB解決方案

USB技術(shù)的開(kāi)發(fā)面臨著獨(dú)特的挑戰(zhàn)，主要原因是需要在受限的設(shè)備尺寸內(nèi)實(shí)現(xiàn)穩(wěn)定互連、高速度和電源管理。各種器件兼容性問(wèn)題、各異的數(shù)據(jù)傳輸速度以及對(duì)低延遲和低功耗的要求，給工程師帶來(lái)了更多壓力，他們需要在嚴(yán)格的技術(shù)限制范圍內(nèi)進(jìn)行創(chuàng)新。工程師必須將USB功能集成到越來(lái)越小的模塊中，并在功能與設(shè)計(jì)限制之間取得平衡。本文總結(jié)了業(yè)界用于高性能 USB 3 設(shè)備的一些典型解決方案，并介紹了一種新的架構(gòu)，這種架構(gòu)既能節(jié)省功耗和面積，又能提高靈活性和易用性。萊迪思最近發(fā)布了一款帶有原生USB 3.2 Gen 1的新FPGA系
關(guān)鍵字： FPGA USB解決方案萊迪思 Lattice

Altera發(fā)布全新合作伙伴計(jì)劃，加速FPGA解決方案創(chuàng)新發(fā)展

近日，全球FPGA創(chuàng)新領(lǐng)導(dǎo)者Altera宣布推出Altera解決方案合作伙伴加速計(jì)劃，助力企業(yè)在Altera及其合作伙伴生態(tài)系統(tǒng)的支持下，加速創(chuàng)新、加快產(chǎn)品上市并高效拓展業(yè)務(wù)。面對(duì)由AI驅(qū)動(dòng)的市場(chǎng)變革帶來(lái)的復(fù)雜設(shè)計(jì)挑戰(zhàn)，該計(jì)劃提供強(qiáng)大的資源和支持，從而助力企業(yè)獲取競(jìng)爭(zhēng)優(yōu)勢(shì)。全新Altera合作伙伴計(jì)劃匯聚了來(lái)自數(shù)據(jù)中心、通信和嵌入式系統(tǒng)等廣泛終端市場(chǎng)的軟硬件領(lǐng)域技術(shù)專家，提供從基礎(chǔ)培訓(xùn)、IP開(kāi)發(fā)到仿真、模擬、驗(yàn)證與硬件制造及全套“交鑰匙”系統(tǒng)設(shè)計(jì)在內(nèi)的服務(wù)，確保為FPGA部署的每一個(gè)環(huán)節(jié)提供端到端支持。A
關(guān)鍵字： Altera FPGA