adc 文章進(jìn)入adc技術(shù)社區(qū)

【E課堂】ADC和DAC常用的56個(gè)技術(shù)術(shù)語(yǔ)

　　本文主要介紹了ADC和DAC常用的56個(gè)技術(shù)術(shù)語(yǔ)，如“采集時(shí)間”、“混疊”、“孔徑延遲”等，幫助初學(xué)者更好的理解專業(yè)術(shù)語(yǔ)?！　〔杉瘯r(shí)間　　采集時(shí)間是從釋放保持狀態(tài)(由采樣-保持輸入電路執(zhí)行)到采樣電容電壓穩(wěn)定至新輸入值的1 LSB范圍之內(nèi)所需要的時(shí)間。采集時(shí)間(Tacq)的公式如下：　　　　混疊　　根據(jù)采樣定理，超過(guò)奈奎斯特頻率的輸入信號(hào)頻率為“混疊”頻率。也就是說(shuō)，這些頻率被“折疊”或復(fù)制到奈奎斯特頻率附近的其它頻譜位置。為防止混疊，必須對(duì)所有有害信
關(guān)鍵字： ADC DAC

祖父時(shí)代的ADC已成往事：RF采樣ADC給系統(tǒng)設(shè)計(jì)帶來(lái)諸多好處

數(shù)據(jù)轉(zhuǎn)換器現(xiàn)已蛻變?yōu)楦叨燃傻膯涡酒琁C。從第一款商用數(shù)據(jù)轉(zhuǎn)換器誕生以來(lái)，對(duì)更快數(shù)據(jù)速率的無(wú)止境需求驅(qū)動(dòng)著數(shù)據(jù)轉(zhuǎn)換器不斷向前發(fā)展。目前ADC的最新產(chǎn)品是采樣速率達(dá)到GHz的RF采樣ADC。更高帶寬的需求伴隨著更高容量的需求，這就給FPGA I/O帶來(lái)了更大的壓力，而RF采樣ADC可以利用內(nèi)部DDC予以化解。
關(guān)鍵字： ADC RF采樣 GHz 201603

【E課堂】正確理解和比較高速 ADC 的產(chǎn)品說(shuō)明書(shū)

　　和一個(gè)產(chǎn)品的任何其他方面一樣，產(chǎn)品說(shuō)明書(shū)也可以得到不斷的改進(jìn)，廠商正努力地詳細(xì)闡明產(chǎn)品說(shuō)明書(shū)1。然而，市場(chǎng)上已經(jīng)遺留了許多產(chǎn)品/產(chǎn)品說(shuō)明書(shū)版本，對(duì)新版本或者更早的版本來(lái)說(shuō)，不同標(biāo)準(zhǔn)的采用也取決于不同的因素。即使有一些特定的標(biāo)準(zhǔn)已經(jīng)公開(kāi)發(fā)表(如參考書(shū)目 2 所提到的)，標(biāo)準(zhǔn)的統(tǒng)一仍然是遙遙無(wú)期?！　”疚牡哪康木驮谟谕怀霾煌瑥S商或同一廠商在為不同的高速模數(shù)轉(zhuǎn)換器 (ADC) 撰寫(xiě)產(chǎn)品說(shuō)明書(shū)時(shí)所采用的標(biāo)準(zhǔn)之間的差異。表 1 是選擇正確器件時(shí)可以使用
關(guān)鍵字： TI ADC

如何收斂高速 ADC 時(shí)序

　　最近幾年，高速、高精度的模數(shù)轉(zhuǎn)換器變得疾速。在 2006 年，一款業(yè)界一流的 12-位轉(zhuǎn)換器才達(dá)到 250 兆采樣/秒 (MSPS)。而今天，這一速度已經(jīng)翻了一番，達(dá)到了 500 MSPS。14-位和 16-位精度的類似發(fā)展趨勢(shì)也日益明顯。這表明，在比特精度不變的條件下，ADC 速度正以幾乎每年翻一番的速度發(fā)展。采樣速率增長(zhǎng)的結(jié)果是，收斂數(shù)字時(shí)序來(lái)確保您終端系統(tǒng)的數(shù)據(jù)完整性正變得越來(lái)越重要?！　∫諗繒r(shí)
關(guān)鍵字： ADC

Δ-Σ轉(zhuǎn)換器的“多路復(fù)用”

　　在您開(kāi)始設(shè)計(jì)以前，首先要看一下您想要數(shù)字化的信號(hào)類型。例如，如果您知道系統(tǒng)所有通道的最高、最低頻率以及精度要求，那么您可能會(huì)需要數(shù)個(gè) ADC?！　×硪环N情況下，這些通道可能具有互不相同的時(shí)間關(guān)系，這就要求一種能夠保護(hù)相位信息的同時(shí)采樣方法。您可以利用采樣保持電路和一個(gè) ADC 來(lái)達(dá)到這一目的，而使用獨(dú)立的 ADC 可能會(huì)更容易一些?！　D 1 顯示了一個(gè) Δ-Σ 轉(zhuǎn)換器多路復(fù)用電路，在該多路復(fù)用器的信號(hào)端上有一些
關(guān)鍵字：轉(zhuǎn)換器 ADC

【E課堂】ADC學(xué)習(xí)知識(shí)整理

　　本文給大家分享了ADC學(xué)習(xí)知識(shí)。　　過(guò)采樣頻率:增加一位分辨率或每減小6dB 的噪聲，需要以4 倍的采樣頻率fs 進(jìn)行過(guò)采樣. 　　假設(shè)一個(gè)系統(tǒng)使用12 位的ADC，每秒輸出一個(gè)溫度值(1Hz)，為了將測(cè)量分辨率增加到16 位，按下式計(jì)算過(guò)采樣頻率： fos=4^4*1(Hz)=256(Hz)。　　1. AD轉(zhuǎn)換器的分類下面簡(jiǎn)要介紹常用的幾種類型的基本原理及特點(diǎn)：積分型、逐次逼近型、并行比較型/串并行型、Σ-Δ調(diào)制型、電容陣列逐次比較型及壓頻變換型?！　? 　　1)
關(guān)鍵字： ADC 基準(zhǔn)源

高速ADC 的電源設(shè)計(jì)

　　系統(tǒng)設(shè)計(jì)人員正面臨越來(lái)越多的挑戰(zhàn)，他們需要在不降低系統(tǒng)組件(例如：高速數(shù)據(jù)轉(zhuǎn)換器)性能的情況下讓其設(shè)計(jì)最大程度地節(jié)能。設(shè)計(jì)人員們可能會(huì)轉(zhuǎn)而采用許多電池供電的應(yīng)用(例如：某種手持終端、軟件無(wú)線設(shè)備或便攜式超聲波掃描儀)，也可能會(huì)縮小產(chǎn)品的外形尺寸，從而需要尋求減少發(fā)熱的諸多方法。　　極大降低系統(tǒng)功耗的一種方法是對(duì)高速數(shù)據(jù)轉(zhuǎn)換器的電源進(jìn)行優(yōu)化。數(shù)據(jù)轉(zhuǎn)換器設(shè)計(jì)和工藝技術(shù)的一些最新進(jìn)展，讓許多新型ADC可以直接由開(kāi)關(guān)電源來(lái)驅(qū) 動(dòng)，從而達(dá)到最大化功效的目的?！　∠到y(tǒng)
關(guān)鍵字： ADC LDO

更高的集成度、更低的成本需要更深入的系統(tǒng)理解

　　行業(yè)分析師們一致認(rèn)為未來(lái)系統(tǒng)的發(fā)展趨勢(shì)是移動(dòng)便攜、"綠色"節(jié)能，以及在終端設(shè)備中集成更多的傳感器。這種發(fā)展趨勢(shì)，要求模數(shù) (ADC) 轉(zhuǎn)換器和數(shù)模 (DAC) 轉(zhuǎn)換器具有更多的通道數(shù)、更高的速度和性能，同時(shí)還要求更低的功耗預(yù)算、更小的尺寸以及更低的成本?！　「鞔髷?shù)據(jù)轉(zhuǎn)換器廠商通過(guò)制造更多集成了其他電路組件的數(shù)據(jù)轉(zhuǎn)換器對(duì)這些需求做出了積極的響應(yīng)。盡管在許多微處理器內(nèi)核周圍有大量的外圍設(shè)備，一些性能需求正推動(dòng)許多特殊模擬前端或者其他模擬"
關(guān)鍵字： TI ADC

詳解如何設(shè)置高速ADC的共模輸入范圍

　　本文根據(jù)一個(gè)實(shí)用的電路設(shè)計(jì)闡述了如何設(shè)置高速ADC MAX1196的共模輸入范圍?！　≥斎牍材ｋ妷悍秶?Vcm)對(duì)于包含了基帶采樣和高速ADC的通信接收機(jī)設(shè)計(jì)非常重要，尤其是采用直流耦合輸入、單電源供電的低壓電路。對(duì)于單電源供電電路，饋送到放大器和ADC的輸入信號(hào)應(yīng)該偏置在Vcm范圍以內(nèi)的直流電平，能夠消除放大器和ADC設(shè)計(jì)的一大屏障，因?yàn)椴槐卦?V保持低失真和高線性度?！　≈苯酉伦冾l結(jié)構(gòu)的無(wú)線通信接收機(jī)通常采用差分、直流耦合方式與ADC連接。這種電路包含一個(gè)零中頻(ZIF)結(jié)構(gòu)，具有一個(gè)R
關(guān)鍵字： ADC MAX1196

精確的數(shù)據(jù)采集？全是相對(duì)的

　　“聰明的人解決問(wèn)題，智慧的人避免問(wèn)題?！薄?阿爾伯特·愛(ài)因斯坦　　愛(ài)因斯坦也許也會(huì)愛(ài)上模擬設(shè)計(jì)，因?yàn)槠渲锌倳?huì)涉及一些相對(duì)論。例如在數(shù)據(jù)采集系統(tǒng)中，精確度是相對(duì)于數(shù)據(jù)轉(zhuǎn)換器參考電壓的?！　‘?dāng)模數(shù)轉(zhuǎn)換器 (ADC) 不含內(nèi)部參考時(shí)，數(shù)據(jù)采集系統(tǒng)就需要外部電壓參考電路。讓電路板及系統(tǒng)級(jí)設(shè)計(jì)人員非常苦惱的是, 這通常是精確數(shù)據(jù)采集系統(tǒng)性能不佳的源頭。ADC的轉(zhuǎn)換精度基于這些電路為ADC提供的精確電壓。　　好消息是有三個(gè)重要組件可幫助優(yōu)化外部參考電路，提高 ADC 性能。它們分別是：電壓參考、參考驅(qū)動(dòng)器放大器和
關(guān)鍵字：數(shù)據(jù)采集 ADC

"驅(qū)動(dòng) ADC 輸入" 時(shí)的第一經(jīng)驗(yàn)法則

　　工程師們喜歡通過(guò)多種方法簡(jiǎn)化設(shè)計(jì)流程。我最喜歡的是一直采用低阻抗電源驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器 (ADC) 輸入。為什么我會(huì)對(duì)這種方法情有獨(dú)鐘?因?yàn)樗蔀榫_數(shù)據(jù)采集模塊帶來(lái)諸多優(yōu)勢(shì)。　　我們首先來(lái)看一種常見(jiàn)應(yīng)用，其中需要將高電壓信號(hào)源進(jìn)行電平轉(zhuǎn)換，將其轉(zhuǎn)換為所需的 ADC 輸入范圍。圖 1 中的簡(jiǎn)單分壓器可用來(lái)解決該問(wèn)題，即將 +/-5V 信號(hào)電平轉(zhuǎn)換為 0-5V。該分壓器的等效阻抗 Req等于 R1 與 R2 的并行結(jié)合?！　∧敲矗@種有限電源阻抗會(huì)如何影響數(shù)據(jù)采集系統(tǒng)?　　圖1　　高電源阻抗會(huì)在數(shù)據(jù)采集過(guò)程
關(guān)鍵字： ADC SNR

想了解 ADC 的非線性度嗎？揭開(kāi)地毯看一看:)

　　上周，我把家里的地毯換成了木制地板。在移除客廳樓梯的地毯后，我注意到原本“一致”的樓梯臺(tái)階的進(jìn)深寬度其實(shí)很不均勻。對(duì)此，我感到非常驚奇，因?yàn)檫@么多年來(lái)我上上下下卻從未注意到臺(tái)階是不均勻的。這是因?yàn)榈靥航^妙地掩蓋了這個(gè)問(wèn)題?！　∫晕視?shū)呆子式的思維方式，這件讓我不禁想到了高分辨率 SAR 模數(shù)轉(zhuǎn)換器 (ADC) 的問(wèn)題。我原本以為我家的樓梯是均勻的，就像具有完美對(duì)稱的量化步進(jìn)的無(wú)噪聲 ADC 的理想轉(zhuǎn)換函數(shù)一樣。圖 1 顯示了 3 位 ADC 的實(shí)例情況?！　D1.ADC 轉(zhuǎn)換函數(shù)——“均勻一致的樓梯”　
關(guān)鍵字： ADC SAR

理解逐次逼近寄存器型ADC：與其它類型ADC的架構(gòu)對(duì)比

　　本文說(shuō)明了SAR ADC的工作原理，采用二進(jìn)制搜索算法，對(duì)輸入信號(hào)進(jìn)行轉(zhuǎn)換。本文還給出了SAR ADC的核心架構(gòu)，即電容式DAC和高速比較器。最后，對(duì)SAR架構(gòu)與流水線、閃速型以及Σ-Δ ADC進(jìn)行了對(duì)比?！　≈鸫伪平拇嫫餍?SAR)模擬數(shù)字轉(zhuǎn)換器(ADC)是采樣速率低于5Msps (每秒百萬(wàn)次采樣)的中等至高分辨率應(yīng)用的常見(jiàn)結(jié)構(gòu)。SAR ADC的分辨率一般為8位至16位，具有低功耗、小尺寸等特點(diǎn)。這些特點(diǎn)使該類型ADC具有很寬的應(yīng)用范圍，例如便攜/電池供電儀表、筆輸入量化器、工業(yè)控制和數(shù)據(jù)/信號(hào)采
關(guān)鍵字： ADC SAR

正確選擇轉(zhuǎn)換器需考慮的九項(xiàng)ADC技術(shù)指標(biāo)

　　分辨率，可能是最易被誤解的技術(shù)指標(biāo)，它表示輸出位數(shù)，但不提供性能數(shù)據(jù)。部分?jǐn)?shù)據(jù)手冊(cè)會(huì)列出有效位數(shù)(ENOB)，它使用實(shí)際SNR測(cè)量來(lái)計(jì)算轉(zhuǎn)換器的有效性。一種更加有用的轉(zhuǎn)換器性能指標(biāo)是噪聲頻譜密度(NSD)，單位為dBm/Hz或HznV。NSD可以通過(guò)已知的采樣速率、輸入范圍、SNR和輸入阻抗計(jì)算得出(dBm/Hz)。已知這些參數(shù)，便可選擇一款轉(zhuǎn)換器來(lái)匹配前端電路的模擬性能，這種選擇ADC的方法比僅僅列出分辨率更有效。　　許多用戶還會(huì)考慮雜散和諧波性能，這些都與分辨率無(wú)關(guān)，但轉(zhuǎn)換器設(shè)計(jì)人員一般要調(diào)整
關(guān)鍵字： ADC PSR

ADC精度(II)：解釋總不可調(diào)整誤差

　　曾經(jīng)想到過(guò)ADC的TUE技術(shù)規(guī)格中的“總”代表什么嗎?他是不是簡(jiǎn)單到將ADC數(shù)據(jù)表的所有DC誤差技術(shù)規(guī)格(即偏移電壓，增益誤差，INL)相加，還是要更復(fù)雜一些?事實(shí)上，TUE是總系統(tǒng)誤差相對(duì)于ADC工作輸入范圍的比率。　　更確切地說(shuō)，TUE是單位為最低有效位 (LSB) 的DC誤差技術(shù)規(guī)格。最低有效位 (LSB) 代表ADC的實(shí)際和理想傳遞函數(shù)之間的最大偏離。這個(gè)技術(shù)規(guī)格假定未執(zhí)行系統(tǒng)級(jí)校準(zhǔn)。在概念上，TUE是ADC運(yùn)行方式中以下非理想類型數(shù)值的組合：　　偏移誤
關(guān)鍵字： ADC 分辨率