首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> arm+fpga

基于FPGA的數(shù)字顯示系統(tǒng)設(shè)計(jì)

  • 本文以Ｖｉｒｔｅｘ－ＩＩ系列ＰｌａｔｆｏｒｍＦＰＧＡ為例，說明采用ＦＰＧＡ方案進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)所具有的靈活、快速和低成本等特性。
  • 關(guān)鍵字： 數(shù)字顯示系統(tǒng)  SoC  FPGA  

一種基于偏振原理和FPGA的調(diào)光系統(tǒng)設(shè)計(jì)

  • 設(shè)計(jì)了一種光強(qiáng)自動(dòng)調(diào)節(jié)系統(tǒng)。通過光電傳感電路實(shí)現(xiàn)光電信號的轉(zhuǎn)換，使用FPGA對數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，并以實(shí)驗(yàn)環(huán)境光照強(qiáng)度測試結(jié)果為參照對所測光強(qiáng)進(jìn)行線性變換修正，進(jìn)而查表獲得舵機(jī)偏轉(zhuǎn)角度的控制量，通過改變偏振片偏振化方向夾角來調(diào)節(jié)入射光強(qiáng)。自動(dòng)調(diào)光系統(tǒng)測量精度較高，實(shí)時(shí)調(diào)節(jié)性較好，魯棒性較強(qiáng)。
  • 關(guān)鍵字： 光強(qiáng)調(diào)節(jié)  光電傳感  FPGA  

基于FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)

  • 利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)，采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí)，本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計(jì)，并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知，無論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上，本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
  • 關(guān)鍵字： 運(yùn)動(dòng)估計(jì)  視頻編碼器  FPGA  

同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA技術(shù)實(shí)現(xiàn)

  • 在簡要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語言對同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì)，并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線及時(shí)序仿真，取得了正確的設(shè)計(jì)結(jié)果，同時(shí)利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。
  • 關(guān)鍵字： 同步數(shù)字復(fù)接  VHDL  FPGA  

基于FPGA的流水線結(jié)構(gòu)DDS多功能信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

  • 在應(yīng)用FPGA進(jìn)行DDS系統(tǒng)設(shè)計(jì)過程中，選擇芯片的運(yùn)行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運(yùn)算要求看，系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要?；诖?，介紹了一種流水線結(jié)構(gòu)來優(yōu)化傳統(tǒng)的相位累加器，在QuartusⅡ開發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載，并采用嵌入式邏輯分析儀分析和驗(yàn)證了實(shí)驗(yàn)結(jié)果。該系統(tǒng)可以完成多位頻率控制字的累加，能夠產(chǎn)生正弦波、方波和三角波，具有良好的實(shí)時(shí)性。
  • 關(guān)鍵字： 流水線相位累加器  DDS  FPGA  

基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 提出了基于FPGA技術(shù)實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方案，并介紹了基群與二次群之間的復(fù)接與分接的系統(tǒng)總體設(shè)計(jì)。硬件電路調(diào)試證明，該方案是行之有效的。
  • 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng)  基群  FPGA  

一種基于FPGA的嵌入式塊SRAM的設(shè)計(jì)

  • 文章中提出了一種應(yīng)用于FPGA的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)立的雙端存儲(chǔ)器。
  • 關(guān)鍵字： 塊存儲(chǔ)器  雙端口  FPGA  

基于光纖通信和PCIExpress總線的高速圖像傳輸系統(tǒng)

  • 提出了一種基于光纖通信和PCI Express總線的高速圖像傳輸系統(tǒng)。分析了系統(tǒng)設(shè)計(jì)方案,并詳細(xì)闡述了FPGA內(nèi)部邏輯設(shè)計(jì),包括光纖接口的數(shù)據(jù)收發(fā)以及PCI Express總線的DMA傳輸;簡要介紹了Windows WDM驅(qū)動(dòng)程序及MFC應(yīng)用程序的開發(fā);給出了系統(tǒng)測試結(jié)果。該系統(tǒng)傳輸速率可達(dá)1.5Gb/s,且具有低成本、易擴(kuò)展等優(yōu)點(diǎn),能夠滿足大多數(shù)高幀高清視頻圖像實(shí)時(shí)傳輸?shù)囊蟆?/li>
  • 關(guān)鍵字： PCIExpress  高速圖像傳輸  FPGA  

留有vector的FPGA有被黑的可能

  • Skorobogatov的研究表明，目前比較流行的現(xiàn)場可編程門陣列（FPGA）故意預(yù)留一個(gè)可以重新編譯的Vector(容器)。Skorobogatov表示，如果使用這樣的芯片，那么武器系統(tǒng)以及核工廠等軍事機(jī)構(gòu)可能被利用這個(gè)后門的病毒來禁止運(yùn)行。
  • 關(guān)鍵字： vector  黑客攻擊  FPGA  

基于FPGA的數(shù)字音頻廣播系統(tǒng)信號調(diào)制系統(tǒng)的實(shí)現(xiàn)

  • 本文設(shè)計(jì)并在FPGA芯片中實(shí)現(xiàn)了數(shù)字音頻廣播系統(tǒng)的信號調(diào)制系統(tǒng)。信號調(diào)制系統(tǒng)位于整個(gè)數(shù)字音頻廣播系統(tǒng)基帶信號處理鏈的末端，是基帶數(shù)字信號處理的核心系統(tǒng)。根據(jù)Eureka 147標(biāo)準(zhǔn)，信號調(diào)制系統(tǒng)需要對輸入的基帶碼流進(jìn)行數(shù)字調(diào)制、頻域交織、差分調(diào)制以及正交頻分復(fù)用等一系列處理。所設(shè)計(jì)的信號調(diào)制系統(tǒng)能夠?qū)斎氲幕鶐Тa流進(jìn)行實(shí)時(shí)處理，完成上述信號處理算法，并輸出數(shù)字音頻廣播的基帶信號。
  • 關(guān)鍵字： Simulink  DAB  FPGA  

利用混合信號FPGA和先進(jìn)的軟件工具實(shí)現(xiàn)簡易系統(tǒng)設(shè)計(jì)

  • 過去十多年間出現(xiàn)了兩類集成處理器的FPGA：帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點(diǎn)，但其中有些FPGA得以幸存，有的卻慘遭淘汰。問題在于嵌入式與 FPGA 設(shè)計(jì)人員的設(shè)計(jì)流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
  • 關(guān)鍵字： 處理器軟核  嵌入式領(lǐng)域  FPGA  

FPGA在LVDS高速互連中的應(yīng)用

  • 高速串行互連是標(biāo)志并行數(shù)據(jù)總線向串行總線轉(zhuǎn)變的技術(shù)里程碑，這種技術(shù)是減少設(shè)計(jì)師面臨的信號阻塞問題的方法。這種轉(zhuǎn)變是由業(yè)界對系統(tǒng)成本和系統(tǒng)擴(kuò)展能力的要求所推動(dòng)的。隨著芯片技術(shù)的發(fā)展和芯片尺寸的縮小，用速率達(dá)數(shù)千兆位的高速串行互連來取代傳統(tǒng)的并行結(jié)構(gòu)變得簡單易行。
  • 關(guān)鍵字： 差分信號技術(shù)  LVDS  FPGA  

基于FPGA的信號小波實(shí)時(shí)處理方法

  • 根據(jù)小波去噪的原理及特點(diǎn)，提出了用 FPGA實(shí)現(xiàn)小波實(shí)時(shí)信號處理的方法。實(shí)驗(yàn)結(jié)果證明采用FPGA實(shí)現(xiàn)小波信號處理能在低信噪比的情況下有效去除噪聲，同時(shí)能夠滿足信號處理系統(tǒng)的實(shí)時(shí)性要求。
  • 關(guān)鍵字： 小波去噪  信噪比  FPGA  

基于FPGA的HDB3編碼實(shí)現(xiàn)

  • 主要介紹了HDB3 碼( 三階高密度雙極性碼) 的編碼原理，并提出了一種利用FPGA( 現(xiàn)場可編程門陣列) 實(shí)現(xiàn)HDB3編碼的設(shè)計(jì)方法。
  • 關(guān)鍵字： HDB3編碼  高密度雙極性碼  FPGA  

多相結(jié)構(gòu)采樣率變換器的FPGA實(shí)現(xiàn)

  • 采樣率變換器是多采樣率系統(tǒng)的一個(gè)重要組成部分。詳細(xì)討論了有理數(shù)采樣率變換器的原理，同時(shí)結(jié)合多采樣率系統(tǒng)網(wǎng)絡(luò)的等效變換和FIR濾波器的多相分解形式[1～2]，給出了適合于硬件實(shí)現(xiàn)的一種高效的多相結(jié)構(gòu)，并在Altera公司的FPGA芯片EP1C3T144C6上進(jìn)行了實(shí)現(xiàn)與驗(yàn)證。
  • 關(guān)鍵字： 多采樣率系統(tǒng)  多相結(jié)構(gòu)  FPGA  
共10123條 121/675 |‹ « 119 120 121 122 123 124 125 126 127 128 » ›|

arm+fpga介紹

您好，目前還沒有人創(chuàng)建詞條arm+fpga!
歡迎您創(chuàng)建該詞條，闡述對arm+fpga的理解，并與今后在此搜索arm+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473