首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> arm+fpga

FPGA在航空電子系統(tǒng)中的設(shè)計(jì)應(yīng)用

  • 由于競(jìng)爭(zhēng)的壓力和對(duì)飛機(jī)性能無(wú)止境的追求，航空電子從簡(jiǎn)單、獨(dú)立的設(shè)備發(fā)展到如今以每秒百萬(wàn)位乃至更快的速度交換信息的高級(jí)智能系統(tǒng)網(wǎng)絡(luò)。這也帶來(lái)了必須克服的許多設(shè)計(jì)問(wèn)題。
  • 關(guān)鍵字： 高級(jí)智能系統(tǒng)網(wǎng)絡(luò)  航空電子  FPGA  

數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)硬件配置方案

  • FPGA作可編程器件，可以根據(jù)用戶的需要進(jìn)行現(xiàn)場(chǎng)可編程。系統(tǒng)可采用了JTAG模式和AS模式進(jìn)行FPGA編程配置。
  • 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng)  JTAG  FPGA  EPC1441PC8  

帶硬件地址識(shí)別的UART IP的設(shè)計(jì)和實(shí)現(xiàn)

  • 在通信和控制系統(tǒng)中，常使用異步串行通信控制器（UART）實(shí)現(xiàn)系統(tǒng)輔助信息的傳輸。為實(shí)現(xiàn)多點(diǎn)通信，通常用軟件識(shí)別發(fā)往本站點(diǎn)或其它站點(diǎn)的數(shù)據(jù)，這會(huì)加大CPU的開(kāi)銷。介紹了一種基于FPGA的UART IP，由硬件實(shí)現(xiàn)多點(diǎn)通信時(shí)的數(shù)據(jù)過(guò)濾功能，降低了CPU的負(fù)擔(dān)，提高了系統(tǒng)性能。
  • 關(guān)鍵字： UART  IP  FPGA  

數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)原理框圖

數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：系統(tǒng)工作原理分析

  • 如前所述，本系統(tǒng)主要完成對(duì)輸入視頻圖像的兩倍放大。圖像的放大主要是通過(guò)插值算法來(lái)實(shí)現(xiàn)的，下面詳細(xì)分析如何應(yīng)用雙線性插值算法來(lái)實(shí)現(xiàn)倍焦功能。
  • 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng)  乘法器  FPGA  

有限狀態(tài)機(jī)的FPGA設(shè)計(jì)

  • 有限狀態(tài)機(jī)是一種常見(jiàn)的電路，由于時(shí)序電路和組合電路組成，設(shè)計(jì)有限狀態(tài)機(jī)的第一步是確定采用Moore狀態(tài)機(jī)還是采用Mealy狀態(tài)機(jī)。Mealy狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)變不僅和當(dāng)前狀態(tài)有關(guān)，而且和各輸入信號(hào)有關(guān)；Moore狀態(tài)機(jī)的轉(zhuǎn)變只和當(dāng)前狀態(tài)有關(guān)。從電路實(shí)現(xiàn)功能上來(lái)講，任何一種都可以實(shí)現(xiàn)同樣的功能。但他們的輸出時(shí)序不同，所以選擇使用哪種狀態(tài)機(jī)是要根據(jù)具體情況來(lái)定。
  • 關(guān)鍵字： Moore狀態(tài)機(jī)  Mealy狀態(tài)機(jī)  FPGA  

數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：設(shè)計(jì)需求分析與芯片選型

  • 在數(shù)字圖像處理和通信、遙感圖像分析、醫(yī)學(xué)成像診斷等應(yīng)用領(lǐng)域，為了便于顯示、觀察或進(jìn)行進(jìn)一步的處理，常常需要對(duì)原始的數(shù)字圖像進(jìn)行特征提取(如邊緣檢測(cè)、邊緣銳化)、噪聲平滑濾波、幾何校正、尺寸縮放等處理，這類圖像處理技術(shù)稱為圖像的預(yù)處理。在實(shí)際應(yīng)用中，圖像的預(yù)處理功能很多可以通過(guò)FPGA來(lái)實(shí)現(xiàn)。
  • 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng)  視頻解碼器  FPGA  視頻編碼器  乒乓緩沖區(qū)  

H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)與實(shí)現(xiàn)

  • 設(shè)計(jì)了一種H.264標(biāo)準(zhǔn)的CAVLC編碼器，對(duì)原有軟件流程進(jìn)行部分改進(jìn)，提出了并行處理各編碼子模塊的算法結(jié)構(gòu)。
  • 關(guān)鍵字： 變長(zhǎng)編碼  非零系數(shù)級(jí)編碼  FPGA  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-整數(shù)DCT變換的設(shè)計(jì)與實(shí)現(xiàn)

  • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了視頻壓縮標(biāo)準(zhǔn)H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設(shè)計(jì)技巧在算法優(yōu)化中的作用。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  整數(shù)DCT變換  H.264  

FPGA/CPLD狀態(tài)機(jī)穩(wěn)定性研究

  • 在FPGA/CPLD設(shè)計(jì)中,狀態(tài)機(jī)是最典型、應(yīng)用最廣泛的時(shí)序電路模塊,如何設(shè)計(jì)一個(gè)穩(wěn)定可靠的狀態(tài)機(jī)是我們必須面對(duì)的問(wèn)題.
  • 關(guān)鍵字： 時(shí)序電路  狀態(tài)機(jī)  FPGA  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-FPGA片上硬件乘法器的使用

  • 在FPGA+DSP系統(tǒng)設(shè)計(jì)系統(tǒng)中，F(xiàn)PGA經(jīng)常作為DSP的協(xié)處理器來(lái)輔助完成一些計(jì)算任務(wù)。而這些計(jì)算工作中最消耗時(shí)間的就是乘法運(yùn)算，因此本實(shí)例的主要內(nèi)容就是幫助讀者學(xué)會(huì)調(diào)用硬件乘法IP核。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  硬件乘法器  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：FPGA+DSP協(xié)同平臺(tái)的調(diào)試技巧和注意事項(xiàng)

  • 作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開(kāi)始階段需要對(duì)每個(gè)芯片進(jìn)行單獨(dú)測(cè)試。這種情況下就需要避免另外一個(gè)芯片對(duì)調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  內(nèi)部邏輯分析儀  隔離調(diào)試  

基于FPGA的帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

  • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開(kāi)放，指令格式規(guī)整，易于流水線設(shè)計(jì)，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計(jì)更簡(jiǎn)單、設(shè)計(jì)周期更短等優(yōu)點(diǎn)，并可以應(yīng)用更多先進(jìn)的技術(shù)，開(kāi)發(fā)更快的下一代處理器。
  • 關(guān)鍵字： 流水線CPU  時(shí)序設(shè)計(jì)  FPGA  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之： FPGA與DSP的通信接口設(shè)計(jì)

  • 以上的接口中，比較常用的接口是EMIF和HPI。其中總線接口需要協(xié)議支持，開(kāi)發(fā)難度較大，串行接口開(kāi)發(fā)簡(jiǎn)單，但是速率較慢。VPORT等特殊接口一般是在特定的場(chǎng)合下應(yīng)用，不具備通用性，而且需要修改DSP驅(qū)動(dòng)，開(kāi)發(fā)周期較長(zhǎng)。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  

數(shù)字變頻的FPGA實(shí)現(xiàn)

  • 本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過(guò)一個(gè)具體的實(shí)例，給出了FPGA實(shí)現(xiàn)的具體過(guò)程。
  • 關(guān)鍵字： 數(shù)字變頻  VHDL  FPGA  
共10123條 125/675 |‹ « 123 124 125 126 127 128 129 130 131 132 » ›|

arm+fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條arm+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)arm+fpga的理解，并與今后在此搜索arm+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473