asic 文章進(jìn)入asic 技術(shù)社區(qū)

SoC系統(tǒng)描述與SystemC

摘要：隨著VLSI工藝技術(shù)的發(fā)展，為了縮短開發(fā)周期，提高設(shè)計的可預(yù)見性，SoC設(shè)計已經(jīng)成為迫切需求。本文將比較C++、VHDL和SystemC，說明SystemC是一種非常好的系統(tǒng)描述語言。同時利用C++和VHDL的語法來深入介紹SystemC的語法。引言在早期的集成電路設(shè)計過程中，由于低抽象層次的設(shè)計問題比高抽象層次的設(shè)計問題手工處理更難，這迫使研究者首先把注意力集中到低層次設(shè)計問題上。例如：電路仿真、布局、布線和布局規(guī)劃。隨著低層次設(shè)計問題變得易于處理，邏輯仿
關(guān)鍵字： SystemC SoC ASIC

以系統(tǒng)為中心的全層次納米級SoC設(shè)計方法學(xué)

引言2003年SoC的收入達(dá)到了310億美元，隨著通信行業(yè)及個人電子設(shè)備市場的快速發(fā)展，這一數(shù)字有望在2008年再翻上一番。其主要應(yīng)用領(lǐng)域包括：數(shù)字蜂窩式移動電話及基礎(chǔ)設(shè)施、存儲設(shè)備、視頻游戲機(jī)、消費(fèi)類顯示設(shè)備、圖形卡、數(shù)字電視、個人電腦用主板、寬帶接入設(shè)備以及DVD等。個人電子設(shè)備需求的持續(xù)上升表示SoC設(shè)計正發(fā)展到一個轉(zhuǎn)折點(diǎn)，因為此類系統(tǒng)的產(chǎn)品壽命一般都不會超過一年，而新產(chǎn)品的問世周期為兩年。研究表明，一項高科技新產(chǎn)品只要延遲上市6個月，其生命周期內(nèi)的收入就要減少大概30%。而且，近年來這種商業(yè)影響有
關(guān)鍵字： Cadence SoC ASIC

測試復(fù)雜的多總線SoC器件

使用多個復(fù)雜的總線已經(jīng)成為系統(tǒng)級芯片(SoC)器件的標(biāo)準(zhǔn)，這種總線結(jié)構(gòu)的使用使測試工程師面臨處理多個時鐘域問題的挑戰(zhàn)。早期器件的測試中，工程師可以依賴某些自動化測試設(shè)備(ATE)的雙時域能力測試相對簡單的總線結(jié)構(gòu)。目前測試工程師面臨更復(fù)雜的SoC器件，這些器件反應(yīng)了越來越多使用多個高速總線結(jié)構(gòu)的趨勢。使用有效的技術(shù)和下一代測試系統(tǒng)，如Credence(科利登)的Octet，測試工程師能夠成功地管理與復(fù)雜SoC器件(如北橋器件)中多總線結(jié)構(gòu)相關(guān)的獨(dú)立時鐘域。通過掌握ATE的能力，測試開發(fā)過程中，測試工程師能
關(guān)鍵字： SoC SoC ASIC

低功耗SoC存儲器設(shè)計選擇

當(dāng)今的設(shè)計師面對無數(shù)的挑戰(zhàn)：一方面他們必須滿足高技術(shù)產(chǎn)品不斷擴(kuò)展的特性需求，另一方面卻不得不受到無線和電池裝置的電源限制。沒有任何技術(shù)在這方面的要求比SoC的設(shè)計更為明顯，在這種設(shè)計中，高級工藝比從前復(fù)雜的多。然而，上述技術(shù)造成了新的電源問題。現(xiàn)代SoC系統(tǒng)的關(guān)鍵之一就是：嵌入存儲器在芯片中的比例在不斷增長。當(dāng)存儲器開始主導(dǎo)SoC時，應(yīng)用節(jié)能技術(shù)使存儲器獲得系統(tǒng)電源變得十分重要。重要問題之一就是：在系統(tǒng)結(jié)構(gòu)方面，是嵌入系統(tǒng)存儲器還是把存儲器放在SoC之外。在以前的技術(shù)中，電源不是要考慮的一個主要因素，而成
關(guān)鍵字： Mosys SoC ASIC

基于ARM內(nèi)核的手持設(shè)備SoC

摘要：本文研究并開發(fā)了一款針對手持設(shè)備、內(nèi)嵌ARM7TDMI內(nèi)核的系統(tǒng)芯片。在設(shè)計這款芯片的過程中，MP3算法的軟硬件分割和芯片的低功耗設(shè)計是主要挑戰(zhàn)。本文介紹了該系統(tǒng)芯片的結(jié)構(gòu)，并著重介紹了軟硬件分割和低功耗設(shè)計技術(shù)。關(guān)鍵詞：系統(tǒng)芯片；低功耗；ARM；MP3 引言隨著半導(dǎo)體技術(shù)的進(jìn)步和芯片設(shè)計方法—IP重用技術(shù)的出現(xiàn)，SoC在消費(fèi)類電子產(chǎn)品中已經(jīng)越來越普遍。本課題組去年啟動了稱為Garfield的SoC項目。Garfield定義為一款面向中低端PDA的
關(guān)鍵字： ARM MP3 低功耗系統(tǒng)芯片 SoC ASIC

利用SoC單片機(jī)的多功能數(shù)據(jù)采集卡

摘要：本文介紹了一種SoC單片機(jī)控制的多功能數(shù)據(jù)采集卡，在輸入通道中增加程控濾波、程控增益放大器和多級陷波電路，采集卡的功能選擇和參數(shù)改變均由SoC單片機(jī)軟件控制。本文給出了關(guān)鍵部分的電路圖、元件參數(shù)和實測數(shù)據(jù)。關(guān)鍵詞：SoC 單片機(jī)；程控放大；程控陷波引言目前大多數(shù)的數(shù)據(jù)采集卡并不能適應(yīng)工業(yè)控制現(xiàn)場或像野外那樣存在多種噪聲干擾的使用環(huán)境，特別是對50Hz工頻干擾及其諧波干擾無法起到抑制作用。在這種情況下，采集到的數(shù)據(jù)往往有很多錯誤或者采集卡無法正常工作。本數(shù)據(jù)采
關(guān)鍵字： SoC 單片機(jī) 程控放大程控陷波 SoC ASIC

基于C*SoC200的32位稅控機(jī)專用系統(tǒng)芯片設(shè)計

摘要：本文首先介紹了一個32位嵌入式稅控機(jī)專用系統(tǒng)芯片C3118的功能、結(jié)構(gòu)和特點(diǎn)，然后分析了一個自動化程度很高的SoC設(shè)計平臺——C*SoC200，對該平臺的主要結(jié)構(gòu)和功能進(jìn)行了分析。關(guān)鍵詞：IP；SoC；平臺；仿真引言2003年7月，中國國家質(zhì)量監(jiān)督檢驗檢疫總局發(fā)布了由稅控機(jī)國家標(biāo)準(zhǔn)制定委員會制定的稅控收款機(jī)國家標(biāo)準(zhǔn)。并將陸續(xù)出臺一系列的管理法規(guī)。為了滿足國家標(biāo)準(zhǔn)的要求，各稅控機(jī)生產(chǎn)廠家都在積極使用32位MCU開發(fā)符合新規(guī)范的稅控機(jī)。而32位的嵌入式稅控機(jī)專用
關(guān)鍵字： IP SoC 仿真平臺 SoC ASIC

合理選擇SoC架構(gòu)

找到價格、性能和功耗的最佳結(jié)合點(diǎn)實際上就確保贏得了SoC設(shè)計，但說起來容易做起來難。在實際可用的雙芯核架構(gòu)、可編程加速器和數(shù)百萬門FPGA出現(xiàn)以前，一種80:20法則用起來很奏效：如果計算負(fù)荷的80%為數(shù)據(jù)處理，那么選擇RISC架構(gòu)，在RISC中實施信號處理。而當(dāng)今面臨太多的架構(gòu)選擇，差別甚微，用單一處理器架構(gòu)來解決優(yōu)化問題已不可能。一種較為成功的方法是通過將計算資源與特性集匹配來實現(xiàn)。將一種復(fù)雜系統(tǒng)映射到硅中，在相當(dāng)程度上依賴于設(shè)計是在現(xiàn)有SoC上實現(xiàn)還是從頭做起。對于前一種情況，系統(tǒng)設(shè)計師應(yīng)從了解四個
關(guān)鍵字： TI SoC ASIC

可配置系統(tǒng)級驗證環(huán)境加速SoC開發(fā)

利用嵌入式硅IP可以縮短SoC設(shè)計所需的開發(fā)時間，這已成為眾所公認(rèn)的事實。但要從完工后的整個系統(tǒng)角度出發(fā)，整合及驗證來自多家廠商的元件，需要相當(dāng)?shù)臅r間和努力，然而它們卻常被忽略。這會對嵌入式軟件開發(fā)人員造成額外負(fù)擔(dān)，因為他們需要SoC的外圍和接口以及處理器的精確模型，才能在設(shè)計投片之前，針對正在開發(fā)的SoC，迅速完成應(yīng)用固件的測試及除錯。如果SoC平臺以可配置處理器和外圍IP為基礎(chǔ)，這些IP又來自多家供貨商，這種情形就更加重要，因為設(shè)計人員必須確認(rèn)在特定配置下，每個元件的功能不會影響到其它元件的工作。除此
關(guān)鍵字： ARC SoC ASIC

雙層AMBA總線設(shè)計及其在SoC芯片設(shè)計中的應(yīng)用

摘要：AMBA總線是目前主流的片上總線。本文給出的雙層AMBA總線設(shè)計能極大地提高總線帶寬，并使系統(tǒng)架構(gòu)更為靈活。文章詳細(xì)介紹了此設(shè)計的實現(xiàn)，并從兩個方面對兩種總線方式進(jìn)行了比較。關(guān)鍵詞：雙層AMBA總線;總線帶寬;SoC 引言一般說來，SoC芯片是由片上芯核、用戶設(shè)計的IP核以及將這兩者集成在一起的總線組成的。片上芯核決定了使用何種片上總線以及芯片的體系結(jié)構(gòu)。ARM系列嵌入式微處理器憑借其高性能、低功耗的特點(diǎn)占據(jù)了市場的主要份額，ARM7TDMI因其相對低廉的價格
關(guān)鍵字： SoC 雙層AMBA總線總線帶寬 SoC ASIC

Cypress推出小體積高集成度PSoCTM器件

賽普拉斯半導(dǎo)體公司的子公司——賽普拉斯微系統(tǒng)公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統(tǒng)級芯片 (PSoCTM) 混合信號陣列已進(jìn)入批量生產(chǎn)銷售階段。除了4個可配置模擬部件和4個可配置數(shù)字部件之外，CY8C21x34器件還提供了用于程序存儲器的8K字節(jié)快閃存儲器和用于數(shù)據(jù)存儲的512字節(jié)SRAM，從而使其成為對成本敏感的消費(fèi)類和工業(yè)控制應(yīng)用（比如觸摸感應(yīng)控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、大型傳感器陣列、風(fēng)扇控制器和電池充電器等）的理
關(guān)鍵字： Cypress SoC ASIC

開放核協(xié)議—IP核在SoC設(shè)計中的接口技術(shù)

摘要：本文介紹了IP核的概念及其在SoC設(shè)計中的應(yīng)用，討論了為提高IP核的復(fù)用能力而采用的IP核與系統(tǒng)的接口技術(shù)。關(guān)鍵詞：SoC；IP核；OCP引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計集成到單個芯片中即實現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)，因此，開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對提高IP核的復(fù)用意義重大。本文簡單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計中提高I
關(guān)鍵字： IP核 OCP SoC SoC ASIC

Cadence混合信號SoC設(shè)計技術(shù)在ICSICT 2004獲得好評

中國每三年舉辦一次的固態(tài)和集成電路技術(shù)國際會議(International Conference on Solid-State and Integrated-Circuit Technology，ICSICT)是目前在中國召開的集成電路和微電子技術(shù)領(lǐng)域最高級別和最大的國際會議。它提供了一個展示固態(tài)和集成電路領(lǐng)域最新發(fā)展的國際交流平臺，為提高中國集成電路技術(shù)的學(xué)術(shù)水平和推動中國集成電路產(chǎn)業(yè)的發(fā)展起到了十分積極的作用。固態(tài)器件、集成電路、工藝技術(shù)、先進(jìn)材料和其它相關(guān)的所有研究領(lǐng)域都屬于會議的討論范圍。&nbs
關(guān)鍵字： Cadence SoC ASIC

QuickLogic可編程SOC系列瞄準(zhǔn)數(shù)字媒體應(yīng)用

嵌入式標(biāo)準(zhǔn)產(chǎn)品（ESPs）的先驅(qū)企業(yè)QuickLogic公司（Nasdaq股票代碼: QUIK）于今天日發(fā)布了QL92xxx 系列可編程片上系統(tǒng)器件（ProgrammableSOC）的。該系列產(chǎn)品系列以廣受歡迎的以QuickMIPS 產(chǎn)品系列中的的QL902M為為基礎(chǔ)并，內(nèi)置了了專為用于嵌入式數(shù)字媒體應(yīng)用的器件而設(shè)計的附加預(yù)編程模塊。該系列的首款產(chǎn)品為QL92010，其中內(nèi)置了了一個IDE控制器。秉承QuickLogic一貫專注努力于提供有線/無線IP網(wǎng)絡(luò)數(shù)字媒體傳輸和處理的芯片解決方案的傳統(tǒng)，Quic
關(guān)鍵字： QuickLogic SoC ASIC

SoC中的電源設(shè)計、分析與驗證

2004年6月A版摘要：本文分析了深亞微米下超大規(guī)模SoC的電源設(shè)計中存在的問題，給出了業(yè)界適用的設(shè)計、驗證方法，并以工程設(shè)計為例，給出層次性SoC設(shè)計中電源設(shè)計、驗證的適用流程。關(guān)鍵詞：系統(tǒng)芯片；電源電壓降；地電壓反彈；電源網(wǎng)格引言　　SoC(系統(tǒng)芯片)是現(xiàn)代微電子技術(shù)向前發(fā)展的必然趨勢。與工藝技術(shù)逐步先進(jìn)的變化相適應(yīng)，SoC芯片上的內(nèi)核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個顯著好處是使整個芯片的功耗降低，然而它同時也帶來了芯片噪聲容限降低的負(fù)面影響。芯片供電電源
關(guān)鍵字： SoC SoC ASIC

共512條 33/35 |‹ « 26 27 28 29 30 31 32 33 34 35 »

asic 介紹

ASIC(Application Specific Integrated Circuit)是專用集成電路。目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。 ASIC分 [ 查看詳細(xì) ]