asic ip核文章進(jìn)入asic ip核技術(shù)社區(qū)

一種新型音頻功放數(shù)字電調(diào)諧的ASIC實(shí)現(xiàn)

本文介紹了一種新型具有數(shù)字音量調(diào)節(jié)功能音頻功放的工作原理和設(shè)計(jì)方法,并將設(shè)計(jì)應(yīng)用于實(shí)際電路中,獲得了很好的效果. 采用按鍵式音量控制器操作方便,大幅降低了與此相關(guān)的軟件成本,應(yīng)用前景廣闊. 音頻功放電路在實(shí)際應(yīng)用中都要涉及到音量的電調(diào)諧問題,而通過調(diào)節(jié)放大電路的增益來控制音頻放大電路的音量是比較有效的,目前應(yīng)用比較多的有以下2&n
關(guān)鍵字：音頻電調(diào)諧 ASIC SoC ASIC 音視頻技術(shù)

SOPC中自定義外設(shè)和自定義指令性能分析

　　引言　　NiosII是一個(gè)嵌入式軟核處理器，除了可以根據(jù)需要任意添加已經(jīng)提供的各種外設(shè)以外，用戶還可以通過定制自定義外設(shè)和自定義指令的方式來滿足各種應(yīng)用需求。定制用戶外設(shè)和用戶指令是使用NiosII嵌入式軟核處理器的重要特征。定制的用戶外設(shè)能夠以“硬件加速器”的形式實(shí)現(xiàn)各種各樣用戶要求的功能;同時(shí)定制的用戶指令，可以把一個(gè)復(fù)雜的標(biāo)準(zhǔn)指令序列簡(jiǎn)化為一條用硬件實(shí)現(xiàn)的單個(gè)指令，以增強(qiáng)對(duì)實(shí)時(shí)軟件算法的處理能力。近來，隨著國(guó)內(nèi)SOPC開發(fā)的逐步深入，這兩者的性能開始成為一個(gè)關(guān)注的焦點(diǎn)。本文通過CRC32對(duì)S
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SOPC 自定義指令 SoC ASIC

FARADAY選擇CADENCE VOLTAGESTORM用于高級(jí)65納米低功耗簽收

　　Cadence設(shè)計(jì)系統(tǒng)公司與領(lǐng)先的ASIC和硅智產(chǎn)(SIP)無晶圓IC設(shè)計(jì)公司智原科技宣布智原已經(jīng)采用Cadence® VoltageStorm® 功率分析技術(shù)進(jìn)行低功耗簽收，并支持智原的尖端低功耗設(shè)計(jì)。智原使用VoltageStorm的靜態(tài)和動(dòng)態(tài)功率分析檢驗(yàn)其高級(jí)低功耗設(shè)計(jì)技術(shù)，包括功率門控、去耦合電容優(yōu)化和多電源多電壓(MSMV)規(guī)劃。　　智原有一套現(xiàn)成的功率分析解決方案，目前已經(jīng)成功發(fā)展到90納米級(jí)別。不過由于意識(shí)到了65納米及以下級(jí)別低功耗簽收帶來的新技術(shù)挑戰(zhàn)，智原對(duì)目前市
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Cadence IC ASIC MCU和嵌入式微處理器

處理器存儲(chǔ)器子系統(tǒng)中的SoC功耗優(yōu)化設(shè)計(jì)

　　在新的系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)中，尤其是對(duì)便攜式設(shè)備而言，對(duì)整個(gè)系統(tǒng)功耗的優(yōu)化正變得與性能和面積優(yōu)化同樣重要。有些EDA工具具有門控時(shí)鐘、降壓、降頻和減少漏電電流等功能，有些芯片制造商能夠提供低功耗庫和工藝，所有這些工藝都非常費(fèi)時(shí);在最好情況下能夠提供兩倍的性能提升，因?yàn)檫@些提升是在設(shè)計(jì)周期的后端進(jìn)行的。　　功耗優(yōu)化的最佳時(shí)間是在設(shè)計(jì)周期的一開始進(jìn)行，即在確定體系結(jié)構(gòu)的系統(tǒng)級(jí)進(jìn)行優(yōu)化。確定系統(tǒng)級(jí)體系結(jié)構(gòu)對(duì)功耗影響非常大，如局部存儲(chǔ)器和高速緩存的數(shù)量和容量。在設(shè)計(jì)周期的一開始進(jìn)行優(yōu)化可以減少功耗十倍
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 存儲(chǔ)器 SoC SoC ASIC

普誠科技推出USB揚(yáng)聲器控制芯片PT8915

　　因iPOD/iPhone/PDA這類時(shí)尚新型PortableDevice產(chǎn)品的流行，帶動(dòng)了消費(fèi)者新的應(yīng)用需求，對(duì)USBAudio播放器平臺(tái)要求整合更多的功能與較佳音質(zhì)播放。針對(duì)這股對(duì)USBAudio播放器平臺(tái)產(chǎn)品開發(fā)的需求與多元應(yīng)用，普誠科技(PrincetonTechnology)推出了目前最完整的解決方案控制芯片-USB揚(yáng)聲器控制芯片PT8915。　　PT8915的單芯片純硬件設(shè)計(jì)架構(gòu)，有效整合音量控制鍵與Line-In(模擬音頻輸入)的功能，更使得PT8915能支持Hybrid-Audio(
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 普誠科技 USB PT8915 SoC ASIC

賽靈思90nm和65nm產(chǎn)品線銷售創(chuàng)新紀(jì)錄

　　賽靈思公司宣布，其90nm和65nm器件的銷售在亞太地區(qū)創(chuàng)紀(jì)錄營(yíng)收的大力推動(dòng)下，創(chuàng)造了一個(gè)新的紀(jì)錄。賽靈思90nm和65nm器件在消費(fèi)和通信領(lǐng)域的廣泛應(yīng)用，是促使其收獲此次強(qiáng)勁增長(zhǎng)的主要原因。在2008財(cái)年9月結(jié)束的第二個(gè)財(cái)季里，這些產(chǎn)品在亞太區(qū)的銷售比2006財(cái)年的同一季度增長(zhǎng)了近五倍。賽靈思預(yù)計(jì)其90nm和65nm產(chǎn)品在PLD市場(chǎng)的累積市場(chǎng)份額已經(jīng)接近70%。　　"隨著亞洲客戶越來越多地采用賽靈思解決方案來滿足他們?cè)诩夹g(shù)和上市時(shí)間上的要求，賽靈思的90nm和65nm產(chǎn)品贏得的設(shè)計(jì)數(shù)量也不斷地創(chuàng)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 PLD ASIC 嵌入式

Semitel推出超低電容高分子ESD保護(hù)元件

　　全面線路保護(hù)方案供應(yīng)商Semitel繼半導(dǎo)體ESD全面保護(hù)方案之后，結(jié)合新材料和多層印制線路板技術(shù)，推出了超低電容的高分子ESD的專利產(chǎn)品。目前其產(chǎn)品的電容值最低已經(jīng)能做到0.15pF，完全適合超高速傳輸?shù)膽?yīng)用場(chǎng)合。　　在需要超高速傳輸信號(hào)的場(chǎng)合，如高清晰多媒體接口(HDMI),數(shù)字影像接口(DVI),USB2.0接口，手機(jī)天線等，其傳輸速率多在3Gbps以上，當(dāng)保護(hù)器件的電容大于1pF時(shí)，其寄生電容會(huì)對(duì)信號(hào)的傳輸造成非常大的影響。采用傳統(tǒng)的半導(dǎo)體工藝制作的半導(dǎo)體ESD保護(hù)元件，其電容一般都在幾個(gè)
關(guān)鍵字：模擬技術(shù) 電源技術(shù) Semitel 電子 ESD SoC ASIC

何謂SOPC

SOPC一詞主要是源自Altera, 其涵義是因?yàn)槟壳癈PLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因?yàn)镃PLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現(xiàn)一個(gè)高復(fù)難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platfor
關(guān)鍵字： SOPC CPLD FPGA SoC ASIC

基于SoC的數(shù)字?jǐn)z像系統(tǒng)

　　1 概述　　數(shù)字?jǐn)z像機(jī)的最大特點(diǎn)在于信號(hào)數(shù)字化。它由成像芯片CCD將靜止或活動(dòng)的圖像分解成像素，并轉(zhuǎn)換成電信號(hào)。這些信號(hào)由數(shù)字?jǐn)z像機(jī)內(nèi)的數(shù)字信號(hào)轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)，再經(jīng)微處理器進(jìn)行圖像處理和數(shù)據(jù)壓縮編碼后送到內(nèi)部或外部存儲(chǔ)器，同時(shí)也可送到LCD/TV顯示屏。　　存儲(chǔ)器中的數(shù)字信息通過接口輸入電腦再變成圖像。借助于CPU所提供的圖像處理軟件，按人們意愿進(jìn)行加工、編輯等處理，然后由彩色打印機(jī)制成一張理想的圖像。更重要的是，數(shù)字委員會(huì)還能通過電腦網(wǎng)絡(luò)傳到世界各地。　　與模擬攝像機(jī)相比較，數(shù)字?jǐn)z
關(guān)鍵字：嵌入式系統(tǒng) 單片數(shù)字?jǐn)z像機(jī) LCD/TV CCD SoC ASIC

基于SOPC的視頻編解碼IP核的設(shè)計(jì)

摘要：本論文介紹視頻編解碼IP核在SOPC中的設(shè)計(jì)，用Verliog HDL實(shí)現(xiàn)其各個(gè)功能子模塊，全部調(diào)試仿真通過合并成一個(gè)模塊，實(shí)現(xiàn)了視頻信號(hào)的采集，分配，存儲(chǔ)以及色度空間的轉(zhuǎn)換。整個(gè)模塊都通過仿真實(shí)現(xiàn)與驗(yàn)證，很好的達(dá)到了系統(tǒng)的要求。關(guān)鍵字：SOPC；視頻編解碼；IP核；Verilog HDL 引言基于Nios II軟核的SOPC是Altera公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲(chǔ)器、I/O接口、DSP模塊以及鎖相環(huán)的系統(tǒng)設(shè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SOPC 頻編解碼 SOPC 視頻編解碼 IP核 Verilog HDL

2010年全球ASIC銷售收入將達(dá)到41億美元

　　據(jù)市場(chǎng)研究公司Frost & Sullivan最新發(fā)表的研究報(bào)告稱，全球汽車專用集成電路（ASIC）市場(chǎng)將從亞洲市場(chǎng)收入增長(zhǎng)中受益。這篇報(bào)告稱，全球汽車專用集成電路市場(chǎng)2006年的收入為29.9億美元，2007年的銷售收入將達(dá)32.4億美元，2008年的銷售收入將達(dá)到35億美元，2010年的銷售收入將達(dá)到41億美元。這個(gè)市場(chǎng)從2006年至2010年的復(fù)合年增長(zhǎng)率將達(dá)8.2%。　　Frost & Sullivan研究分析師Bonnie Varghese在聲明中說，政府污染標(biāo)準(zhǔn)、安全標(biāo)準(zhǔn)
關(guān)鍵字：汽車電子集成電路 ASIC 汽車電子

Gartner調(diào)低對(duì)模擬專用IC市場(chǎng)的增長(zhǎng)率預(yù)測(cè)

據(jù)市場(chǎng)調(diào)研公司Gartner，專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和專用集成電路(ASIC)市場(chǎng)中的模擬領(lǐng)域，將以7.4%的復(fù)合年增率增長(zhǎng)，2011年將從2006年的237億美元上升到338億美元。這低于以前的預(yù)測(cè)。Gartner先前預(yù)測(cè)模擬專用IC市場(chǎng)的復(fù)合年增率將達(dá)11.4%。在其最新預(yù)測(cè)中，汽車領(lǐng)域?qū)⑹菍Ｓ媚MIC市場(chǎng)中增長(zhǎng)最快的領(lǐng)域，復(fù)合年增率達(dá)10.8%，2011年將從2006年的35億美元增長(zhǎng)到59億美元。同時(shí)，消費(fèi)領(lǐng)域增長(zhǎng)最慢，復(fù)合年增率只有5.5%，預(yù)計(jì)2011年將從2006年的39億美元上升到52
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) IC 集成電路 ASIC

探究最佳的結(jié)構(gòu)化ASIC設(shè)計(jì)方法

由于與深亞微米標(biāo)準(zhǔn)單元ASIC相關(guān)的非重復(fù)性工程費(fèi)用(NRE)越來越大，設(shè)計(jì)周期又很長(zhǎng)，因此利用結(jié)構(gòu)化ASIC進(jìn)行定制IC設(shè)計(jì)的吸引力正變得越來越大。結(jié)構(gòu)化ASIC能以極具競(jìng)爭(zhēng)力的單位成本提供優(yōu)秀的硅片性能，并且NRE費(fèi)用極低。結(jié) 構(gòu)化ASIC的多樣性意味著它即可以用作系統(tǒng)主芯片，也可以用作高性價(jià)比的小型輔助芯片。　　許多物理設(shè)計(jì)問題在結(jié)構(gòu)化ASIC的片設(shè)計(jì)中已經(jīng)得到解決，因此后端版圖設(shè)計(jì)的時(shí)間可以大大縮短，從而導(dǎo)致更快的驗(yàn)證確認(rèn)和原型提供。不過ASIC片具有預(yù)定義的結(jié)構(gòu)，因此設(shè)計(jì)師必須合理安排芯片
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ASIC FPGA MCU和嵌入式微處理器

IP核在SoC設(shè)計(jì)中的接口技術(shù)

引言　　隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級(jí)的單芯片，已能夠?qū)⑾到y(tǒng)級(jí)設(shè)計(jì)集成到單個(gè)芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計(jì)的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)，因此，開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對(duì)提高IP核的復(fù)用意義重大。本文簡(jiǎn)單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計(jì)中提高IP核的復(fù)用度，從而簡(jiǎn)化系統(tǒng)設(shè)計(jì)和驗(yàn)證的方法，主要討論OCP(開放核協(xié)議)。　　OCP簡(jiǎn)介　　基于IP核復(fù)用技術(shù)的SoC設(shè)計(jì)使芯片的設(shè)計(jì)從以硬件為中心轉(zhuǎn)向以軟件為中心，
關(guān)鍵字：通訊無線網(wǎng)絡(luò) IP核 SoC 接口無線通信

SoC設(shè)計(jì)：復(fù)雜性為驗(yàn)證提出更高要求

由于片上系統(tǒng)(SoC)設(shè)計(jì)變得越來越復(fù)雜，驗(yàn)證面臨著巨大的挑戰(zhàn)。大型團(tuán)隊(duì)不斷利用更多資源來尋求最高效的方法，從而將新的方法學(xué)與驗(yàn)證整合在一起，并最終將設(shè)計(jì)與驗(yàn)證整合在一起。雖然我們知道實(shí)現(xiàn)驗(yàn)證計(jì)劃幾乎占去了整個(gè)芯片設(shè)計(jì)工作的2/3，但是我們還是發(fā)現(xiàn)有團(tuán)隊(duì)遲交芯片，錯(cuò)過計(jì)劃的流片最終期限。這種疏忽可能造成嚴(yán)重的商業(yè)后果，因?yàn)檫@意味著硬件和軟件錯(cuò)誤經(jīng)常被遺漏，直到設(shè)計(jì)周期的晚期。為了創(chuàng)建一個(gè)全面的驗(yàn)證解決方案，我們首先必須認(rèn)識(shí)到設(shè)計(jì)工程師和驗(yàn)證工程師所面臨的分歧和挑戰(zhàn)。在這個(gè)過程中，我們發(fā)現(xiàn)某些
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 復(fù)雜性片上系統(tǒng) SoC ASIC