首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic ip核

基于FSL總線的UART外設(shè)IP核設(shè)計

  • 　　引 言 　　在基于MicroBlaze的SOPC系統(tǒng)中，將用戶IP核整合到基于MicroBlaze的嵌入式軟核處理器系統(tǒng)中，通常有兩種方法：一種是將IP核連接到OPB總線；另一種是將用戶IP連接到MicroBlaze專用的FSL總線上。盡管OPB和FSL總線都是MicroBlaze軟核與FPGA其他片上邏輯資源連接的主要途徑，但它們的分工足不同的。OPB總線適用于將要求低速和低性能的設(shè)備連接到MicroBlaze系統(tǒng)中；而FSL總線則適用于將對時間要求高的用戶自定義IP核，整合到基于MicroBla
  • 關(guān)鍵字： FSL  UART  IP核  SOPC  OPB  MicroBlaze  

FPGA挑戰(zhàn)特殊應(yīng)用，將吞食更多市場

  •         根據(jù)牧本定律（Makimoto’s Wave）,從2007年開始的10年,進入了在可編程性基礎(chǔ)上的客戶定制產(chǎn)品流行時代。專做標準產(chǎn)品的FPGA也在悄然分化，更加面向特定的應(yīng)用。                    
  • 關(guān)鍵字： FPGA  ASIC  USB  SPI  Xilinx  Altera    

基于Nios II的多生理參數(shù)處理系統(tǒng)的設(shè)計

  • 　　隨著醫(yī)療儀器設(shè)備向智能化、微型化、系列化、數(shù)字化和多功能方向的發(fā)展，醫(yī)療設(shè)備中邏輯控制器件也由采用中、小規(guī)模的集成芯片發(fā)展到應(yīng)用現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大縮短醫(yī)療設(shè)備的研制周期，減少開發(fā)成本，同時還可以很方便地對設(shè)計進行在線修改，因此FPGA在醫(yī)療設(shè)備中有很廣泛的應(yīng)用[1]。 　　本文主要搭建一個多生理參數(shù)測量系統(tǒng)的數(shù)據(jù)處理平臺，在FPGA中嵌入一個32位Nios II軟核處理器，用于控制數(shù)據(jù)的傳輸、存儲及顯示。主
  • 關(guān)鍵字： Nios  多生理參數(shù)處理  FPGA  傳感器  VGA  IP核  SoPC  

基于軟件的GPS接收機本地系統(tǒng)

  • 　　0引言 　　對于一個普通的GPS(全球定位系統(tǒng))接收機來說，其對信號的捕獲和追蹤均由硬件進行處理，主要是用ASIC(專用集成電路)實現(xiàn)。用ASIC的主要好處之一是它的有效性，能夠?qū)PS信號進行有效處理，但它的造價較高，而目前GPS技術(shù)還在高速發(fā)展，各種算法還在不斷研究，如果都用ASIC來實現(xiàn)，顯然并不現(xiàn)實。而使用軟件來模擬搭建GPS的接收系統(tǒng)，不但可以方便地對現(xiàn)有的一些算法進行比較，而且也能快速地應(yīng)用到實際中。在該系統(tǒng)中，用A／D轉(zhuǎn)換器將輸入的模擬信號數(shù)字化，然后交由軟件接收機處理，由此重構(gòu)的系統(tǒng)
  • 關(guān)鍵字： GPS  ASIC  A／D轉(zhuǎn)換器  MATLAB  

80C51原始IP核內(nèi)部RAM的擴展方案

  • 　　引 言 　　80C51系列單片機是一類經(jīng)典的8位微處理器，其設(shè)計方法和體系結(jié)構(gòu)一直是其他各類單片機設(shè)計的參考典范，自從20世紀80年代面世以后，得到了極大的發(fā)展與應(yīng)用。直到今天，市場上還有一大部分單片機應(yīng)用成品將其作為處理核心?；?0C51系列單片機無知識產(chǎn)權(quán)保護、市場應(yīng)用廣泛等優(yōu)點，對其進行功能拓展，既有利于經(jīng)濟上節(jié)約成本，也有利于成果的推廣使用。而隨著單片機應(yīng)用日趨復雜化，傳統(tǒng)的51系列單片機在設(shè)計上的不足逐漸顯現(xiàn)出來。如在現(xiàn)有128字節(jié)內(nèi)部RAM基礎(chǔ)上，處理一些比較復雜的算法就顯不足。鑒于此
  • 關(guān)鍵字： RAM  單片機  微處理器  IP核  仿真測試  

Catalyst新型5通道電壓監(jiān)控器降低系統(tǒng)成本節(jié)約板基空間

  • 　　Catalyst半導體繼續(xù)快速擴展電壓監(jiān)控產(chǎn)品線，為微處理器、微控制器，ASIC器件和其它系統(tǒng)處理器的應(yīng)用新增一款高精度超低功耗5通道監(jiān)控器件。5通道電壓監(jiān)控被整合于一個小尺寸的8引腳MSOP封裝之內(nèi)，CAT885能有效降低系統(tǒng)成本、節(jié)約電路板空間。 　　CAT885具備低有效漏極開路輸出及手動復位輸入的特點，可針對各種電子產(chǎn)品完成系統(tǒng)復位和監(jiān)控功能。CAT885可以監(jiān)控多達5通道的系統(tǒng)電壓，若所有被監(jiān)控的電源電壓已經(jīng)超過額定電平值，并且隨后被啟動的器件內(nèi)部計時器超時溢出后，有效的復位輸出才會終止，
  • 關(guān)鍵字： Catalyst  電壓監(jiān)控器  微處理器  微控制器  ASIC  

采用DSP、PLD和ASIC實現(xiàn)多速濾波器設(shè)計的比較

  • 許多通信系統(tǒng)都要用到多速濾波器(multirate filter)，多速濾波器是指輸出數(shù)據(jù)速率與輸入數(shù)據(jù)速率不相等的濾波器，常用于某個物理接口如數(shù)模轉(zhuǎn)換器(DAC)或模數(shù)轉(zhuǎn)換器(ADC)的接口處。
  • 關(guān)鍵字： ASIC  DSP  PLD  濾波器設(shè)計    

VERISILICON加盟“功耗前鋒倡議”加速高級低功耗設(shè)計

  • 　　世界級ASIC設(shè)計晶圓廠及定制解決方案供應(yīng)商VeriSilicon Holdings Co., Ltd.（VeriSilicon）“已經(jīng)加盟功耗前鋒倡議”（ Power Forward Initiative，PFI），計劃為其ASIC客戶提供基于通用功率格式（Common Power Format，CPF）的設(shè)計解決方案。 　　VeriSilicon采用Cadence低功耗解決方案，是業(yè)界領(lǐng)先的完整的設(shè)計流程，以Si2標準的CPF為基礎(chǔ)，貫穿邏輯設(shè)計、驗證、實現(xiàn)等技術(shù)。這種針
  • 關(guān)鍵字： 晶圓  VeriSilicon  ASIC  低功耗  CPF  

全功能硬件掃描鍵盤控制器IP核的實現(xiàn)

  • 　　IP（Intellectual Property），即常說的知識產(chǎn)權(quán)。在PLD領(lǐng)域中，IP核是指將數(shù)字系統(tǒng)中常用但比較復雜的一些功能塊設(shè)計成參數(shù)可調(diào)并以HDL源文件或加密網(wǎng)表形式存在的可供其他用戶直接調(diào)用的軟件模塊。由于已經(jīng)過嚴格的測試和優(yōu)化，使用IP核可以顯著減小設(shè)計和調(diào)試時間，提高開發(fā)效率，降低產(chǎn)品成本。本文以一款結(jié)構(gòu)經(jīng)參數(shù)化的全功能硬件掃描鍵盤控制器的開發(fā)為例，闡述IP核設(shè)計的一般方法與步驟。 　　1 設(shè)計的意義與可行性 　　鍵盤是計算機系統(tǒng)中最常用的人機交互輸入設(shè)備。在嵌入式系統(tǒng)中，用R+
  • 關(guān)鍵字： 掃描鍵盤，IP核  

加速ASIC/SoC原型設(shè)計的軟件技術(shù)

  • ASIC和SoC器件成本的逐步上升迫使半導體供應(yīng)商必須進一步開拓各個器件的市場以尋求滿意的投資回報。日益增長的軟件使用為此提供了有效的機制，因為增加的軟件內(nèi)容等同于更多的功能和軟件變化提供了特定市場產(chǎn)品的差異化。
  • 關(guān)鍵字： ASIC  SoC  原型設(shè)計  軟件技術(shù)    

基于FPGA的UART IP核設(shè)計與實現(xiàn)

  • 本文設(shè)計了一種基于FPGA的UART核，該核符合串行通信協(xié)議，具有模塊化、兼容性和可配置性，適合于SoC應(yīng)用。
  • 關(guān)鍵字： FPGA  UART  IP核    

以高性能匯聚平臺 迎接視頻監(jiān)控新挑戰(zhàn)

  • 　　隨著人們對安全需求的日益重視和性能的不斷增強、價格的迅速降低，應(yīng)用市場正快速膨脹。但是不管是定位于中小企業(yè)、中小網(wǎng)絡(luò)的DVR解決方案，還是定位在高端、企業(yè)級用戶的DVS，以及廣被業(yè)界看好的IP攝像機，都對方案提供商提出了更高的要求（更多挑戰(zhàn)）：更高的視頻信號分辨率和壓縮比；更靈活的媒體格式支持；更安全的內(nèi)容保護；更低的功耗、成本和開發(fā)復雜度。 　　在視頻監(jiān)控應(yīng)用領(lǐng)域主要包括媒體處理器、DSC、ASIC、以及FPGA等幾種方案。其中DSC雖然具有部分DSP的功能，但是從總體來講，DSC和媒體處理器一樣
  • 關(guān)鍵字： 視頻監(jiān)控  DVS  DSC  ASIC  

專用集成電路增長趨緩初創(chuàng)IC設(shè)計公司數(shù)量下降

  • 　　???目前ASIC的現(xiàn)狀并不讓人看好，但是相信通過創(chuàng)新，設(shè)計出真正的差異化產(chǎn)品，ASIC仍有希望。 ? ????曾經(jīng)喧囂的ASIC(專用集成電路)，在初創(chuàng)IC(集成電路)設(shè)計公司數(shù)量減少以及設(shè)計成本居高不下的情況下正經(jīng)歷輕度的衰退。 ????那些?ASIC制造商，如LSILogic、Fujitsu（富士通）、NEC、Oki、
  • 關(guān)鍵字： ASIC  ASSP  

針對未來的任務(wù)關(guān)鍵設(shè)計應(yīng)采用那種耐輻射平臺？(06-100)

  • 　　暴露在惡劣的太空環(huán)境下的系統(tǒng)必須能在各種極端的條件下正常工作，且不喪失任何功能。太空系統(tǒng)在其生命期內(nèi)采集的信息若有任何微小偏差，都可能會對整個數(shù)據(jù)作出錯誤的詮釋。由于這些太空系統(tǒng)都是執(zhí)行特別重要任務(wù)的系統(tǒng)，在設(shè)計時就必須考慮多個因素，除了功耗、系統(tǒng)重量、體積和發(fā)射時間等因素外，系統(tǒng)的可靠性是最主要關(guān)鍵。例如，執(zhí)行太空任務(wù)的衛(wèi)星必須能夠在整個生命期內(nèi) (通常是數(shù)十年) 耐受各種惡劣的環(huán)境條件。就可靠性而言，在太空運行的系統(tǒng)面臨最大的挑戰(zhàn)也許是持續(xù)的輻射轟擊。提高系統(tǒng)的耐輻射能力正迅速成為系統(tǒng)工程師的一項
  • 關(guān)鍵字： Actel  FPGA  耐輻射  RH-ASIC  

開放性32位RISC處理器IP核的比較與分析

  • 　　引言 　　隨著VLSI設(shè)計技術(shù)和深亞微米制造技術(shù)的飛速發(fā)展， SOC (System on Chip ) 技術(shù)逐漸成為了集成電路設(shè)計的主流技術(shù)。SOC 已經(jīng)在便攜式手持設(shè)備、無線網(wǎng)絡(luò)終端和多媒體娛樂設(shè)備等領(lǐng)域得到了廣泛的應(yīng)用。 　　高性能的處理器核是SOC設(shè)計中最為關(guān)鍵和核心的部分。絕大多數(shù)SOC 的處理器都采用了RISC體系結(jié)構(gòu)。RISC 處理器具有指令效率高、電路面積小和功率消耗低等特點， 滿足了SOC 高性能、低成本和低功耗的設(shè)計要求。目前在SOC 設(shè)計中廣泛使用的32bit RISC 處理
  • 關(guān)鍵字： 內(nèi)核 RISC 處理器 IP核   
共677條 32/46 |‹ « 30 31 32 33 34 35 36 37 38 39 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473