首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> avant fpga

基于FPGA的參數(shù)可調(diào)RS422接口電路設(shè)計(jì)實(shí)現(xiàn)

  • 當(dāng)前應(yīng)用廣泛的串行通信接口標(biāo)準(zhǔn)主要有RS232，RS422和RS485，其中RS232串行通信方式采用單端輸入輸出，傳輸距離短、通信速率低、抗干擾性能差;RS485與RS422均采用差分串行輸入輸出，但RS485只有一對(duì)雙絞線，只能工作
  • 關(guān)鍵字： FPGA  RS422  接口電路  

基于PCI CAN的數(shù)據(jù)轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

  • CAN總線是當(dāng)前最流行的工業(yè)現(xiàn)場(chǎng)總線之一，PCI則是一種應(yīng)用普遍的高速同步總線，具有32 bit帶寬，時(shí)鐘頻率為0～33 MHz，最大傳輸速率可達(dá)132 Mbitmiddot;s-1，廣泛應(yīng)用于數(shù)字圖像、語(yǔ)音及數(shù)據(jù)實(shí)時(shí)采集與處理等領(lǐng)域
  • 關(guān)鍵字： PCI  CAN  FPGA  PCI9054  

基于FPGA的等效時(shí)間采樣

  • 在現(xiàn)代電子測(cè)量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ)，以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集，根據(jù)奈奎斯特定理，采樣頻率必須為信號(hào)頻率的2倍以上
  • 關(guān)鍵字： 等效時(shí)間采樣  FPGA  數(shù)據(jù)采集  變頻  

一種精確幀同步算法及FPGA實(shí)現(xiàn)

  • 在衛(wèi)星通信系統(tǒng)中，發(fā)送端通常利用不同的分組時(shí)隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號(hào)，而接收端為了準(zhǔn)確識(shí)別和分離出數(shù)據(jù)流中的各路信號(hào)，需要采用幀同步算法進(jìn)行分組檢測(cè)和符號(hào)同步，其中分組檢測(cè)用來(lái)識(shí)別數(shù)據(jù)分
  • 關(guān)鍵字： 幀同步  相關(guān)  FPGA  衛(wèi)星通信接收機(jī)  

基于FPGA流水線結(jié)構(gòu)并行FFT的設(shè)計(jì)與實(shí)現(xiàn)

  • 離散傅里葉變換DFT在通信、控制、信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等領(lǐng)域中有著廣泛的應(yīng)用。FFT算法是作為DFT快速算法提出的，它將長(zhǎng)序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量。FFT的FPGA實(shí)
  • 關(guān)鍵字： FFT  FPGA  流水線  并行處理  

基于FPGA的天線選通電路設(shè)計(jì)

  • 某定向設(shè)備采用多普勒效應(yīng)測(cè)向原理，即當(dāng)天線振子做圓周運(yùn)動(dòng)時(shí)，天線振子本身與目標(biāo)信號(hào)源就會(huì)產(chǎn)生相對(duì)速度，使振子感應(yīng)到的信號(hào)產(chǎn)生了多普勒頻移，通過(guò)對(duì)振子感應(yīng)信號(hào)相位的處理，從而達(dá)到測(cè)向的目的。而為了提高天
  • 關(guān)鍵字： FPGA  VHDL  選通電路  分頻  

SDR SDRAM（理論篇）

  • 由于SDRAM本身就是一個(gè)比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時(shí)候感覺(jué)很是吃力，于是那時(shí)候便暫時(shí)放下了，知道年后這段時(shí)間，小墨又重新拾起這個(gè)知識(shí)點(diǎn)，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
  • 關(guān)鍵字： fpga    sram  

SDR SDRAM（架構(gòu)篇）

  • 今天我們來(lái)講的是SDRAM的架構(gòu)以及設(shè)計(jì)，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個(gè)筆記分享給大家，我也試著做了一個(gè)SDRAM 的架構(gòu)word文檔，在文章的后面，喜歡的朋友可以下載下來(lái)看一下
  • 關(guān)鍵字： SDRAM    FPGA  

SOPC進(jìn)階，自定義AD轉(zhuǎn)換IP核設(shè)計(jì)全流

  • 今天帶大家來(lái)設(shè)計(jì)一個(gè)自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計(jì)的整體框架，AD轉(zhuǎn)換代碼的編寫(xiě)，仿真，Avalon-MM總線接口的編寫(xiě)，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過(guò)我們不再用altera給我們
  • 關(guān)鍵字： fpga    sopc  

如何用FPGA實(shí)現(xiàn)4G無(wú)線球形檢測(cè)器

  • MIMO無(wú)線系統(tǒng)最佳硬判決檢測(cè)方式是最大似然檢測(cè)器。ML檢測(cè)因?yàn)楸忍卣`碼率 (BER)性能出眾，非常受歡迎。不過(guò)，直接實(shí)施的復(fù)雜性會(huì)隨著天線和調(diào)制方案的增加呈指數(shù)級(jí)增強(qiáng)，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)
  • 關(guān)鍵字： FPGA  MIMO  

基于圖像增強(qiáng)的去霧快速算法的FPGA實(shí)現(xiàn)

  • 摘要：基于圖像增強(qiáng)方法，本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過(guò)調(diào)整室外多霧場(chǎng)景圖像的對(duì)比度，提高了霧中物體的辨識(shí)度。算法的復(fù)雜度低、處理延遲小，實(shí)時(shí)性高，利于FPGA的實(shí)現(xiàn)。實(shí)現(xiàn)時(shí)不需外
  • 關(guān)鍵字： 圖像增強(qiáng)  實(shí)時(shí)去霧  FPGA 亮度映射  

十年漫長(zhǎng)探索 硬件仿真技術(shù)終成主流

  • 現(xiàn)在，無(wú)需再為堆積如山的驗(yàn)證報(bào)告一籌莫展了，要知道，硬件仿真已成為主流，這讓我們得以告別滿是灰塵的車(chē)間，將工作轉(zhuǎn)移到電腦桌面上。這一轉(zhuǎn)變并非一夜之間發(fā)生的，而更像是一段持續(xù)了十年的漫長(zhǎng)旅程 — 但
  • 關(guān)鍵字： 硬件仿真  芯片設(shè)計(jì)  FPGA  處理器  

JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

  • 對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用，轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開(kāi)的系統(tǒng)設(shè)計(jì)極為關(guān)鍵，因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì)使性能下
  • 關(guān)鍵字： JESD204B    ADC    FPGA  

基于BF533和FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)實(shí)現(xiàn)

  • 隨著軍事技術(shù)的高速發(fā)展，現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢(shì)，在現(xiàn)代數(shù)字信號(hào)處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上，計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用，這也促使雷達(dá)信號(hào)模擬技術(shù)快速發(fā)展。雷達(dá)信號(hào)模擬器是現(xiàn)
  • 關(guān)鍵字： 雷達(dá)信號(hào)模擬器  DSP  FPGA  數(shù)字頻率合成  

基于DSP的某導(dǎo)航計(jì)算機(jī)模塊的設(shè)計(jì)

  • 摘要：隨著現(xiàn)代導(dǎo)航技術(shù)的發(fā)展，慣性導(dǎo)航作為一種自主導(dǎo)航技術(shù)已經(jīng)廣泛應(yīng)用于多種武器系統(tǒng)中，而導(dǎo)航計(jì)算機(jī)又是捷聯(lián)式慣導(dǎo)的核心部件。文章提出了一種采用基于DSP的某型導(dǎo)航計(jì)算機(jī)模塊的解決方案，設(shè)計(jì)方案采用雙處理
  • 關(guān)鍵字： DSP  CAN  FPGA  光電隔離  慣導(dǎo)  
共6369條 106/425 |‹ « 104 105 106 107 108 109 110 111 112 113 » ›|

avant fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條avant fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)avant fpga的理解，并與今后在此搜索avant fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473