cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

FPGA外圍電路集成運(yùn)算放大器實(shí)用電路分析（一）

　　集成運(yùn)算放大器加上反饋電路，使其具有各種各樣的特性，實(shí)現(xiàn)各種各樣的電路功能，集成運(yùn)算放大器的主要應(yīng)用有：　　DC放大器——DC低頻信號(hào)的放大器?！　∫纛l放大器——數(shù)十赫茲至數(shù)十千赫茲的低頻信號(hào)的放大器?！　∫曨l放大器——數(shù)十赫茲至數(shù)十兆赫茲的視頻信號(hào)的放大器?！　∮性礊V波器——低通濾波器、高通濾波器、帶通濾波器、帶阻濾波器?！　∧M運(yùn)算——模擬信號(hào)的加法、減法、微分、積分等運(yùn)算?！　⌒盘?hào)的發(fā)生和轉(zhuǎn)換——正弦波振蕩電路、矩形波發(fā)生電路、電壓比較器、電壓—電流轉(zhuǎn)換電路等?！　??集成運(yùn)算放大器典
關(guān)鍵字： FPGA 運(yùn)算放大器

跳上Avalon總線：一種簡(jiǎn)化的FPGA接口

　　引言　　許多新式FPGA設(shè)計(jì)采用了一些用于控制的嵌入式處理器。一種典型解決方案需要使用諸如NIOS等嵌入式軟處理器。另一種解決方案則使用包含一個(gè)內(nèi)置硬處理器的SoC(片上系統(tǒng))器件。圖1所示為一個(gè)典型的Altera?FPGA系統(tǒng)，該系統(tǒng)包含處理器和一系列通過(guò)Avalon內(nèi)存映射(MM)總線連接的外設(shè)。這些處理器極大地簡(jiǎn)化了最終應(yīng)用，但是要求開發(fā)人員擁有堅(jiān)實(shí)的編程背景和精細(xì)復(fù)雜工具鏈的相關(guān)知識(shí)。這會(huì)阻礙調(diào)試工作的推進(jìn)，特別是如果硬件工程師需要一種不會(huì)煩擾軟件工程師即可完成外設(shè)讀寫的簡(jiǎn)單方法?！?/li>
關(guān)鍵字： FPGA Avalon

超強(qiáng)科普帖：薩德到底是個(gè)什么鬼？

這個(gè)“薩德”到底是什么鬼，為什么中國(guó)對(duì)它如此敏感?下面就用來(lái)自“路透社”(Reuters)制作的“薩德”詳解圖，給大家科普下。
關(guān)鍵字：薩德 FPGA

基于FPGA的分時(shí)長(zhǎng)期演進(jìn)能量擴(kuò)散模塊實(shí)現(xiàn)

　　*基金項(xiàng)目：國(guó)家科技重大專項(xiàng)(編號(hào)：2016ZX03002010)　　引言　　我國(guó)移動(dòng)通信的發(fā)展經(jīng)歷了從模擬到數(shù)字的過(guò)程，包括TACS、GSM、CDMA等2G移動(dòng)通信系統(tǒng)以及WCDMA和TD-SCDMA等3G移動(dòng)通信系統(tǒng)。3G及其以后的移動(dòng)通信系統(tǒng)追求的主要目標(biāo)是高速率數(shù)據(jù)、廣覆蓋和大容量。我國(guó)已從3G逐步過(guò)渡到4G無(wú)線技術(shù)，隨著4G技術(shù)的大量普及，其峰值速率要求越來(lái)越高，比如4G中低速移動(dòng)性時(shí)峰值傳輸速率能超過(guò)100Mbit/s甚至更高。鑒于4G?TD-LTE標(biāo)準(zhǔn)下傳輸速率要求過(guò)高，本文在
關(guān)鍵字： FPGA TD-LTE

2016年FPGA供貨商營(yíng)收排行榜

　　FPGA供貨商的表現(xiàn)看來(lái)超越整體半導(dǎo)體市場(chǎng)... 　　筆者在先前的一篇文章提到，2016年對(duì)半導(dǎo)體產(chǎn)業(yè)來(lái)說(shuō)是艱難的一年，最后的統(tǒng)計(jì)數(shù)字也顯示整體產(chǎn)業(yè)成長(zhǎng)表現(xiàn)平平;不過(guò)在FPGA領(lǐng)域卻看到不少變化，最引人矚目的就是英特爾(Intel)在2015年完成收購(gòu)Altera。　　另一家FPGA供貨商Microsemi則在2015年完成收購(gòu)PMC-Sierra，接著又將遠(yuǎn)程無(wú)線電頭端業(yè)務(wù)(Remote Radio Head Business)出售給MaxLinear，以及將電路板級(jí)產(chǎn)品出售給Mercury
關(guān)鍵字： FPGA Microsemi

理解并滿足FPGA電源要求(下)

接上篇5 電源是一種系統(tǒng)級(jí)問(wèn)題電源軌通常有特殊的硬件和互操作性要求，而當(dāng)前的需求很大程度上取決于每一用戶獨(dú)特的設(shè)計(jì)，因此，盡可能在設(shè)計(jì)早期階段考慮FPGA電源管理就顯得非常重要。系統(tǒng) 級(jí)決定包括電源供電分組和排序、數(shù)字控制，而硬件設(shè)計(jì)對(duì) 系統(tǒng)性能、成本和設(shè)計(jì)時(shí)間有較高的要求，這意味著要通過(guò) 合理的規(guī)劃來(lái)降低風(fēng)險(xiǎn)。6 ?電源軌分組和排序一片F(xiàn)PG A會(huì)有很多需要電源供電的輸入引腳，但是并沒(méi)有必要為每一FPGA電源軌輸入專門供電。對(duì)于每一種 FPGA，Altera提供了引腳連接指南文檔，不但
關(guān)鍵字： FPGA 電源

理解并滿足FPGA電源要求(上)

? ? ?靈活的FPGA實(shí)現(xiàn)方案具有很多優(yōu)勢(shì)但也面臨很大的挑戰(zhàn)：為FPGA供電以確保無(wú)縫工作。本白皮書旨在找到是什么原因?qū)е翭PGA供電越來(lái)越復(fù)雜，介紹設(shè)計(jì)FPGA電源樹時(shí) 必須要綜合考慮的問(wèn)題，研究FPGA電源為什么是真正的系統(tǒng)級(jí)問(wèn)題，這一系統(tǒng)級(jí)問(wèn)題為什么日益突出。1 是什么決定了FPGA電源要求?FPGA的功耗需求是由固定的和變化的兩種因素綜合決定的：工藝技術(shù)和硅片設(shè)計(jì)所帶來(lái)的靜態(tài)功耗，以及每一設(shè) 計(jì)獨(dú)特的應(yīng)用所帶來(lái)的動(dòng)態(tài)功耗。動(dòng)態(tài)功耗是每一資源具體的使用及其使用量
關(guān)鍵字： FPGA 電源

基于FPGA的高速數(shù)據(jù)采集卡設(shè)計(jì)與實(shí)現(xiàn)

引言 ? ? ?數(shù) 據(jù) 采集系統(tǒng) 是信號(hào) 與信息處理系統(tǒng) 的重要組成部分，隨著信息技術(shù)和高速互聯(lián)技術(shù)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來(lái)越繁重，數(shù)字信號(hào)處理的速度和精度也越來(lái)越高，高速數(shù)據(jù)采集卡的重要性日益凸顯。要解決高分辨率、高精度等問(wèn)題，對(duì)存儲(chǔ)設(shè)備的讀寫速度、高速ADC技術(shù)指標(biāo)的要求必然會(huì)提高。FPGA靈活的配置與驗(yàn)證設(shè)計(jì)方法、豐富的IP核資源，大大簡(jiǎn)化了DDR II SDRAM讀寫和以太網(wǎng)MAC協(xié)議層的設(shè)計(jì)，給設(shè)計(jì)帶來(lái)了便
關(guān)鍵字： FPGA 數(shù)據(jù)采集卡

基于FPGA的循環(huán)冗余校驗(yàn)碼設(shè)計(jì)

? ? ?在現(xiàn)代數(shù)字通信中，要求信息在傳輸過(guò)程中造成的數(shù)字差錯(cuò)必須足夠低。但由于通信信道存在噪聲和傳輸特性不理想等原因造成了信號(hào)的碼間串?dāng)_，導(dǎo)致信息在傳輸過(guò)程產(chǎn) 生差錯(cuò)。為了最大限度地保證通信過(guò)程中信息的完整性，需要采用信道編碼技術(shù)對(duì)可能發(fā)生的差錯(cuò)進(jìn)行有效地控制，而循環(huán)冗余校驗(yàn)碼就是其中一個(gè)最有效的編碼技術(shù)。1 ?循環(huán)冗余校驗(yàn)碼基本思想循環(huán)冗余校驗(yàn)碼是一種校錯(cuò)能力很強(qiáng)且使用非常廣泛的差錯(cuò)檢驗(yàn)方法。循環(huán)冗余校驗(yàn)碼采用在發(fā)送的有用碼后面加入校驗(yàn)碼來(lái)實(shí)現(xiàn)數(shù)字通信
關(guān)鍵字： FPGA 校驗(yàn)碼

英特爾新FPGA 臺(tái)積電20納米代工

　　因應(yīng)快速成長(zhǎng)的物聯(lián)網(wǎng)應(yīng)用市場(chǎng)，英特爾宣布推出Intel Cyclone 10可編程邏輯閘陣列(FPGAs)系列產(chǎn)品，均采用臺(tái)積電20納米先進(jìn)制程生產(chǎn)。這款FPGA的設(shè)計(jì)是要提供快速、省電的處理能力，并可適用于包括汽車、工業(yè)自動(dòng)化、專業(yè)影音及視覺系統(tǒng)等各種應(yīng)用。　　隨著各種“物件”的連結(jié)程度愈來(lái)愈高，且能在彼此間相互分享大量的即時(shí)數(shù)據(jù)，數(shù)據(jù)也變得越來(lái)越不容易處理。來(lái)自于建筑物、工廠、家庭以及車輛上的各種感應(yīng)器和攝影機(jī)的資訊傳送速度不斷地增加，因此單靠微處理器及微控制器(MCU
關(guān)鍵字：英特爾 FPGA

人工智能的進(jìn)展及發(fā)展建議

2017年1月12日，清華大學(xué)計(jì)算機(jī)系教授鄧志東在“科學(xué)傳播與科技期刊論壇暨刊媒惠年度大會(huì)”上，做了《擁抱人工智能的春天》的報(bào)告。介紹了四個(gè)方面：2016年人工智能迎來(lái)了春天，人工智能引起社會(huì)的極大關(guān)注，人工智能上升為國(guó)家發(fā)展戰(zhàn)略，發(fā)展我國(guó)人工智能技術(shù)與產(chǎn)業(yè)的建議。
關(guān)鍵字：人工智能引擎大數(shù)據(jù) CPU FPGA 20170203

為何說(shuō)嵌入式FPGA改變了芯片和SoC的未來(lái)設(shè)計(jì)方式

芯片設(shè)計(jì)人員在開展項(xiàng)目時(shí)，會(huì)知道他們?cè)陧?xiàng)目期間擁有隨時(shí)更改RTL的靈活性，這是前所未有的，這就是嵌入式FPGA帶來(lái)的改變。
關(guān)鍵字： FPGA SoC

美樂(lè)威采用萊迪思半導(dǎo)體FPGA實(shí)現(xiàn)最新USB視頻采集設(shè)備

　　南京美樂(lè)威電子科技有限公司(“Magewell”)今日宣布將在2017年發(fā)布的多款最新USB?3.0視頻采集設(shè)備中集成萊迪思半導(dǎo)體的ECP現(xiàn)場(chǎng)可編程門陣列(FPGA)系列產(chǎn)品，包括上個(gè)月剛發(fā)布的USB?Capture?Plus系列。　　新款視頻采集產(chǎn)品結(jié)合了美樂(lè)威深厚的產(chǎn)品設(shè)計(jì)經(jīng)驗(yàn)以及各行業(yè)的用戶反饋。美樂(lè)威采用LatticeECP3和ECP5?FPGA實(shí)現(xiàn)了更低功耗和更高性能的采集設(shè)備。全新的USB?Capture?Plus系列支持SDI、
關(guān)鍵字：美樂(lè)威 FPGA

分布式異構(gòu)處理的行業(yè)應(yīng)用

　　引言　　通過(guò)按鈕與消費(fèi)電子產(chǎn)品進(jìn)行互動(dòng)的時(shí)代已經(jīng)過(guò)去。人機(jī)交互在過(guò)去幾年中發(fā)生了巨大變化并仍不斷發(fā)展。本文將提供人機(jī)界面變化的一些實(shí)例，幫助讀者更充分地了解如何使用一種特別的架構(gòu)實(shí)現(xiàn)低功耗解決方案，提升電池供電應(yīng)用的用戶體驗(yàn)。該架構(gòu)由基于低功耗FPGA實(shí)現(xiàn)的異構(gòu)處理單元實(shí)現(xiàn)?！　∪藱C(jī)界面(HMI)發(fā)展趨勢(shì)　　大多數(shù)移動(dòng)設(shè)備在被喚醒進(jìn)入工作之前都會(huì)進(jìn)入睡眠或低功耗模式，所以您與設(shè)備的第一次交互操作即是喚醒。這種“喚醒”可以通過(guò)手腕翻轉(zhuǎn)、搖動(dòng)、單擊或雙擊、來(lái)電或消息、機(jī)械按鈕按壓以及特定短語(yǔ)、手勢(shì)或聲音(
關(guān)鍵字：萊迪思 FPGA

美高森美發(fā)布業(yè)界最低功耗的成本優(yōu)化FPGA產(chǎn)品系列

　　致力于在功耗、安全、可靠性和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi?Corporation)宣布提供全新成本優(yōu)化PolarFire??現(xiàn)場(chǎng)可編程邏輯器件(FPGA)?產(chǎn)品系列，在中等密度范圍FPGA器件中具備了業(yè)界最低功耗、?12.7?Gbps串化/解串?(SerDes)收發(fā)器，以及領(lǐng)先的安全性和可靠性。該?FPGA產(chǎn)品系列適合廣泛的應(yīng)用范圍，涵蓋有線?接入?網(wǎng)絡(luò)和?
關(guān)鍵字：美高森美 FPGA