- 基于DDS技術(shù)的超聲波功率源的設(shè)計,近年來,超聲波在工業(yè)中的應(yīng)用不斷涌現(xiàn),比如超聲波探傷,超聲波清洗等等。伴隨著超聲研究的熱門，如何有效的產(chǎn)生符合要求的超聲波功率源也變的迫切起來，其性能特點(diǎn)直接影響著超聲的研究工作。上述研究需要超聲波具有高
- 關(guān)鍵字：
功率 設(shè)計 超聲波 技術(shù) DDS 基于
- 省電設(shè)計將 DDS 的靈活性擴(kuò)展到便攜式設(shè)備,直接數(shù)字頻率合成(DDS)具有快速頻率切換和調(diào)制能力，應(yīng)用廣泛。但是，當(dāng)?shù)凸暮偷统杀臼侵饕紤]因素時，DDS常常不得不退居其次，讓位于模擬鎖相環(huán)(PLL)。AD9913改變了這一局面，不僅能在125MHz輸出帶寬范圍提供DDS
- 關(guān)鍵字：
便攜式 設(shè)備 擴(kuò)展 靈活性 DDS 設(shè)計
- 摘 要：本文簡要介紹DDS器件AD9858的系統(tǒng)結(jié)構(gòu)和基本原理,以及使用AD9858實現(xiàn)復(fù)雜雷達(dá)信號源的原理和方法,并以AD9858產(chǎn)生二相碼為例,說明了AD9858的基本特點(diǎn)和使用中應(yīng)該注意的一些問題?！ ￡P(guān)鍵詞：復(fù)雜雷達(dá)信號源;
- 關(guān)鍵字：
9858 DDS AD 器件
- 摘要：提出了基于DDS的寬帶頻率合成器的設(shè)計方案，給出了主要的硬件選擇，對頻率合成器的原理進(jìn)行了詳細(xì)的闡述，并且對該頻率合成器的雜波抑制和相位噪聲進(jìn)行了分析，最后對樣機(jī)的性能進(jìn)行了測試，結(jié)果表明該寬帶
- 關(guān)鍵字：
DDS 寬帶頻率 合成器 設(shè)計方案
- 在高可靠應(yīng)用領(lǐng)域，如果設(shè)計得當(dāng)，將不會存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還表現(xiàn)在，幾乎可將整個系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，易于管理和屏蔽。
- 關(guān)鍵字：
DDS 優(yōu)化設(shè)計
- 摘要：針對跳頻通信系統(tǒng)有固有噪聲的特點(diǎn)，結(jié)合DDS+DPLL高分辨率、高頻率捷變速度的優(yōu)點(diǎn)，并采用Altera公司的Quartus-Ⅱ_10．1軟件進(jìn)行設(shè)計綜合，提出了一種新型的跳頻信號源。結(jié)果表明，該設(shè)計中DPLL時鐘可達(dá)到12
- 關(guān)鍵字：
FPGA DPLL DDS 跳頻信號源
- 摘要 介紹了DDS的基本原理及雜散來源，分析了相位截斷雜散原因和普通相位擾動原理，并在此基礎(chǔ)上提出一種改進(jìn)的二階相位擾動方法。文中對該方法做了推導(dǎo)和論證。研究發(fā)現(xiàn)，使用該方法對DDS雜散的抑制效果比普通相位擾
- 關(guān)鍵字：
抑制 方法 DDS 擾動 二階相位 基于
- ISA總線實現(xiàn)多路同步DDS信號源設(shè)計, 直接數(shù)字式頻率合成器以其極高的頻率分辨率、極短的頻率轉(zhuǎn)換時間、相位精確可調(diào)、設(shè)備結(jié)構(gòu)簡單、易集成、體積小及成本低等優(yōu)點(diǎn)，在高分辨雷達(dá)系統(tǒng)、寬帶擴(kuò)頻通信系統(tǒng)以及現(xiàn)代測控系統(tǒng)中得到廣泛的應(yīng)用。為了便于信息
- 關(guān)鍵字：
信號源 設(shè)計 DDS 同步 總線 實現(xiàn) ISA
- 目前勵磁電源信號發(fā)生部分通常采用直接頻率合成技術(shù)，主要功能電路由壓控振蕩器(VCO)、倍頻器、分頻器、混頻...
- 關(guān)鍵字：
DDS 勵磁恒流源
- 基于DDS+PLL技術(shù)的頻率合成器的設(shè)計,摘要：介紹了一種頻率合成技術(shù)的設(shè)計與實現(xiàn)，基于DDS與PLL的技術(shù)產(chǎn)生高頻信號頻率。該頻率合成器由高性能DDS芯片AD9852與鎖相環(huán)芯片ADF4360-7構(gòu)成。該方案控制簡單、編程靈活、可靠性高，且產(chǎn)生的信號具有輸出頻率高
- 關(guān)鍵字：
合成器 設(shè)計 頻率 技術(shù) DDS PLL 基于
- 摘要 針對某型磁性材料性能測試儀激勵恒流源的具體要求，采用了基于直接數(shù)字頻率合成技術(shù)的信號發(fā)生器設(shè)計方法，重點(diǎn)研究了由FPGA設(shè)計DDS信號發(fā)生器的系統(tǒng)設(shè)計原理、硬件構(gòu)成，以及在Quartus開發(fā)環(huán)境下。采用硬件描述
- 關(guān)鍵字：
設(shè)計 勵磁 DDS 基于
- 一種新的實現(xiàn)DDS的AVR信號發(fā)生器(原理圖和PCB圖),這是一個AVR DDS信號發(fā)生器V2.0新的實施，已經(jīng)在scienceprog.com出版。 很明顯，對于原原理圖和固件完全歸功于它的原創(chuàng)者。這里呈現(xiàn)的是一個不同的PCB，結(jié)構(gòu)緊湊，單只通孔，便于建筑構(gòu)件片面的。函數(shù)發(fā)生器有兩個BN
- 關(guān)鍵字：
原理 PCB 信號發(fā)生器 AVR DDS 實現(xiàn)
- 介紹了專用DDS芯片AD9854的特性和工作原理，敘述了利用該芯片設(shè)計高精度頻率信號發(fā)生器的簡易方法，并給出了MCS51系列單片機(jī)與AD9854的硬件接口設(shè)計和軟件編程方法。關(guān)鍵詞：DDS，AD9854，信號發(fā)生器 高精度的頻率信
- 關(guān)鍵字：
信號 實現(xiàn) 頻率 高精度 單片機(jī) DDS 基于
- 摘要：采用了直接數(shù)字頻率合成技術(shù)(DDS)和計算機(jī)控制技術(shù)，選擇美國Analog Devices公司的高度集成DDS芯片AD9851和AT89S52單片機(jī)作為控制器件，設(shè)計了一種基于DDS的程控信號發(fā)生器。用C語言進(jìn)行了軟件應(yīng)用設(shè)計。實驗結(jié)
- 關(guān)鍵字：
設(shè)計 信號發(fā)生器 程控 DDS 基于
- 摘要：本文利用FPGA和DDS技術(shù)實現(xiàn)了高精度、高分辨率的三相PWM脈沖信號，并通過AGC程控放大技術(shù)實現(xiàn)對PWM信號的功率可控。本設(shè)計具有控制靈活，輸出頻率穩(wěn)定和范圍寬等優(yōu)點(diǎn)，具有廣闊的應(yīng)用價值。
關(guān)鍵詞：現(xiàn)場可
- 關(guān)鍵字：
FPGA DDS PWM 三相功率
dds介紹
DDS的簡單介紹
DDS同 DSP（數(shù)字信號處理）一樣，是一項關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實現(xiàn)設(shè)備全數(shù)字化的一個關(guān)鍵技術(shù)。
一塊DDS芯片中主要包括頻率控制寄存器、高速相位累加器和正弦計算 [
查看詳細(xì) ]
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473