designware ddr 文章進(jìn)入designware ddr技術(shù)社區(qū)

減少DDR記憶體驗(yàn)負(fù)載的探測技術(shù)

　　DDR內(nèi)存已成為系統(tǒng)DRAM的主要技術(shù)，而DDR系統(tǒng)的驗(yàn)證則是新的數(shù)字系統(tǒng)設(shè)計(jì)最具挑戰(zhàn)性且費(fèi)時(shí)的工作之一。邏輯分析儀是協(xié)助工程師驗(yàn)證這些系統(tǒng)的重要工具，但在成本與空間的限制下，邏輯分析儀探測技術(shù)變成了一個(gè)值得深思的問題。　　理想上，DDR的可測試性應(yīng)成為最終設(shè)計(jì)的一部份，以利于在測試臺進(jìn)行系統(tǒng)的驗(yàn)證，因?yàn)樵谡麄€(gè)產(chǎn)品生命周期中的工程設(shè)計(jì)與委外代工都會(huì)增加成本。然而礙于邏輯分析儀探測點(diǎn)的電氣負(fù)載與空間需求，這種作法直到今天仍不可行。新的免接頭式邏輯分析儀探測技術(shù)使DDR可測試性得以結(jié)合到產(chǎn)品的最初與最終
關(guān)鍵字： DDR 測量測試

DDR（雙數(shù)據(jù)速率）DRAM應(yīng)用于工作站和服務(wù)器的高速存儲(chǔ)系統(tǒng)中。存儲(chǔ)器IC采用1.8V或2.5V電源電壓，并需要等于電源電壓一半的基準(zhǔn)電壓（VREF＝VDD/2）。此外，各邏輯輸出端都接一只電阻器，等于并跟蹤VREF的終端電壓VTT。在保持VTT=VREF+0.04V的同時(shí)，必須提供源流或吸收電流。圖1所示電路可為1.8V和2.5V兩種存儲(chǔ)器系統(tǒng)提供終端電壓，并可輸出高達(dá)6A的電流。IC1有一個(gè)降壓控制器和2個(gè)線性穩(wěn)壓控制器。IC1在輸入電壓為4.5～28V下工作。
關(guān)鍵字：電源電路 DDR DRAM 存儲(chǔ)器

電子系統(tǒng)設(shè)計(jì)師很少考慮他們下一個(gè)設(shè)計(jì)中元器件的成本，而更關(guān)注它們能夠達(dá)到的最高性能。
關(guān)鍵字： DDR 存儲(chǔ)器接口設(shè)計(jì)

本設(shè)計(jì)介紹了一種應(yīng)用于DDR內(nèi)存系統(tǒng)的獨(dú)特、低成本的電源電路。常規(guī)DDR內(nèi)存系統(tǒng)包括一個(gè)雙反向轉(zhuǎn)換器和一個(gè)輸出參考電壓。與常規(guī)設(shè)計(jì)不同，本文用線性調(diào)節(jié)器代替反向轉(zhuǎn)換器，見圖1，具有消除PWM轉(zhuǎn)換器開關(guān)噪聲的優(yōu)點(diǎn)。DDR內(nèi)存系統(tǒng)要求穩(wěn)定的2.5V主電源(VDD)、端電壓(VTT)和參考電壓(VREF)，其中VDD、VTT可引出和吸收電流，，這些要求給電源設(shè)計(jì)者帶來新挑戰(zhàn)。本電路中，低壓同步反向器產(chǎn)生8A，2.5V的主電源VDD輸出，VTT和VREF通過運(yùn)放的線性調(diào)節(jié)設(shè)計(jì)實(shí)現(xiàn)。電路專門為低功耗DDR系統(tǒng)(如p
關(guān)鍵字： DDR 存儲(chǔ)器