dp-cpld 文章進(jìn)入dp-cpld技術(shù)社區(qū)

CPLD/FPGA在數(shù)字通信系統(tǒng)的應(yīng)用

1 引言近年來，由于微電子學(xué)和計(jì)算機(jī)技術(shù)的迅速發(fā)展，給EDA技術(shù)行業(yè)帶來了巨大的變化。 HDL（hardware description language）硬件描述語言是一種描述電路行為的
關(guān)鍵字： Verilog CPLD FPGA HDL 漢明碼

基于CPLD的線陣CCD圖像采集系統(tǒng)

介紹了一種基于CPLD的圖像采集系統(tǒng),詳細(xì)論述了線陣CCD的驅(qū)動(dòng)方法、圖像信號(hào)的處理與傳輸,并給出了測(cè)試結(jié)果。此系統(tǒng)很好地完成了高速運(yùn)動(dòng)狀態(tài)下的圖像采集工作。
關(guān)鍵字： CCD 圖像采集 CPLD

基于CPLD的GPIB控制器

GPIB控制器芯片是組建自動(dòng)測(cè)試系統(tǒng)的核心，在測(cè)試領(lǐng)域應(yīng)用廣泛。本文擬討論用ALTERA公司的低成本 CPLD 來實(shí)現(xiàn) GPIB 控制器的功能。GPIB 控制器芯片的硬件設(shè)計(jì)主要分為狀態(tài)機(jī)的實(shí)現(xiàn)、數(shù)據(jù)通道和微處理接口的設(shè)計(jì)。本文重點(diǎn)介紹了各個(gè)模塊的實(shí)現(xiàn)原理。
關(guān)鍵字： GPIB控制器自動(dòng)測(cè)試系統(tǒng) CPLD

一種可靠的FPGA動(dòng)態(tài)配置方法及實(shí)現(xiàn)

現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）在通信系統(tǒng)中的應(yīng)用越來越廣泛。隨著通信系統(tǒng)的復(fù)雜化和功能多樣化,很多系統(tǒng)需要在不同時(shí)刻實(shí)現(xiàn)不同的功能,多數(shù)場(chǎng)合需要FPGA能夠支持在線動(dòng)態(tài)配置;在某些安全領(lǐng)域,需要對(duì)FPGA程序進(jìn)行加密存儲(chǔ)、動(dòng)態(tài)升級(jí)。這里根據(jù)應(yīng)用趨勢(shì)提出了一種基于CPU＋CPLD的可靠的FPGA動(dòng)態(tài)加載方法。該方法具有靈活、安全、可靠的特點(diǎn),在通信電子領(lǐng)域具有一定的參考價(jià)值。
關(guān)鍵字：動(dòng)態(tài)配置 FPGA CPLD

基于CPLD的QWERTY鍵盤設(shè)計(jì)

文本信息用戶可能樂意以體積換取 QWERTY 鍵盤，因?yàn)槲谋据斎氪鬄楹?jiǎn)便了，而且兩個(gè)大拇指都可以用來輸入文本信息或數(shù)據(jù)。最近，有些手機(jī)生產(chǎn)商已經(jīng)推出了面向文本用戶的帶 QWERTY 鍵盤的手機(jī)。
關(guān)鍵字： QWERTY鍵盤 GPIO CPLD

基于CPLD的頻率響應(yīng)特性測(cè)試卡設(shè)計(jì)

提出了一種基于CPLD的頻率響應(yīng)特性測(cè)試卡設(shè)計(jì)方案,分析了DDS原理的CPLD實(shí)現(xiàn)方法,給出了數(shù)據(jù)處理算法流程,并進(jìn)行了設(shè)計(jì)驗(yàn)證實(shí)驗(yàn),結(jié)果表明在逐點(diǎn)單頻測(cè)試狀態(tài)下,相位和幅值測(cè)量與標(biāo)準(zhǔn)儀器相比相位差小于0.5°,幅值差小于0.1dB。
關(guān)鍵字：頻率響應(yīng) DDS原理 CPLD

基于CPLD的線陣CCD數(shù)據(jù)采集系統(tǒng)

本文結(jié)合實(shí)際應(yīng)用需要，設(shè)計(jì)了基于復(fù)雜可編程邏輯器件(CPLD)的線陣CCD數(shù)據(jù)采集系統(tǒng)。著重介紹了數(shù)據(jù)采集的特點(diǎn)及該系統(tǒng)軟、硬件設(shè)計(jì)和最后的性能評(píng)價(jià)。
關(guān)鍵字：數(shù)據(jù)采集系統(tǒng) CCD CPLD

利用P89C669的23b的線性地址并采用CPLD外部擴(kuò)展

如果能充分利用P89C669的豐富的線性地址資源，將能大大增強(qiáng)系統(tǒng)能力。在一個(gè)嵌入式系統(tǒng)開發(fā)中，筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機(jī)的線性地址擴(kuò)展了豐富的外部設(shè)備資源。
關(guān)鍵字：線性地址存儲(chǔ)器擴(kuò)展 CPLD

基于DSP及CPLD的掘進(jìn)機(jī)控制系統(tǒng)設(shè)計(jì)

提出了一種基于DSP及CPLD的掘進(jìn)機(jī)控制系統(tǒng)設(shè)計(jì)方案,介紹了系統(tǒng)總體設(shè)計(jì)、CPLD數(shù)據(jù)采集模塊及CPLD邏輯控制模塊的設(shè)計(jì)。該系統(tǒng)采用CPLD實(shí)現(xiàn)數(shù)據(jù)采集,在AD采樣環(huán)節(jié)節(jié)省DSP等待時(shí)間12μs,25路模擬信號(hào)每個(gè)采樣周期節(jié)省300μs;采用CPLD代替標(biāo)準(zhǔn)邏輯器件實(shí)現(xiàn)各種邏輯功能,簡(jiǎn)化了硬件電路的設(shè)計(jì),提高了控制系統(tǒng)集成度。實(shí)際應(yīng)用表明,該系統(tǒng)能夠滿足掘進(jìn)機(jī)正常生產(chǎn)的要求,具有較強(qiáng)的實(shí)時(shí)性和較高的可靠性。
關(guān)鍵字：掘進(jìn)機(jī)控制系統(tǒng) AD采樣 CPLD

基于CPLD的雷達(dá)仿真信號(hào)的設(shè)計(jì)

雷達(dá)信號(hào)的仿真是測(cè)試系統(tǒng)中必不可少的。但采用函數(shù)/任意波發(fā)生器組成測(cè)試系統(tǒng)，不僅增加系統(tǒng)成本，而且還給系統(tǒng)軟件設(shè)計(jì)增加不必要的負(fù)擔(dān)。為此，提出了一種基于CPLD的雷達(dá)仿真信號(hào)的實(shí)現(xiàn)方案，它能為機(jī)載雷達(dá)測(cè)試系統(tǒng)提供所需的多種典型的重頻脈沖及制導(dǎo)信號(hào)。
關(guān)鍵字：雷達(dá)信號(hào) 任意波發(fā)生器 CPLD

基于單片機(jī)及CPLD的B超VGA檢測(cè)工裝設(shè)計(jì)

由于B超中為了增強(qiáng)圖像分辨率，通道都比較多，大多是16、24、48、64甚至更多通道。這些通道電子元器件完全一樣，要求各通道的一致性要好，在裝整機(jī)前，最好有測(cè)試手段和方法，對(duì)所有通道能進(jìn)行測(cè)試，以去除器件本身和焊接電路板中出現(xiàn)的問題，基于此目的，本人設(shè)計(jì)了B超檢測(cè)工裝。
關(guān)鍵字： B超檢測(cè)工裝圖像分辨率 CPLD

CPLD在爆速儀技術(shù)中的應(yīng)用

爆速儀是一種用來測(cè)量火藥爆炸速度的儀器,其性能的優(yōu)劣及穩(wěn)定性對(duì)測(cè)速的結(jié)果將有直接影響。傳統(tǒng)爆速儀的前端計(jì)數(shù)電路一般都是采用分立元器件實(shí)現(xiàn),結(jié)構(gòu)擁擠,且保密性不高。為了在滿足爆速儀設(shè)計(jì)的微型化的同時(shí)滿足較高時(shí)鐘要求,在爆速儀的前端計(jì)數(shù)模塊和自檢電路部分的設(shè)計(jì)中利用CPLD器件代替?zhèn)鹘y(tǒng)的分立元器件電路,并利用Qu-artusⅡ軟件對(duì)設(shè)計(jì)進(jìn)行仿真。
關(guān)鍵字：爆速儀計(jì)數(shù)器 CPLD

基于CPLD的FPGA快速配置電路的設(shè)計(jì)

介紹了采用CPLD和Flash器件對(duì)FPGA實(shí)現(xiàn)快速并行配置，并給出了具體的硬件電路設(shè)計(jì)和關(guān)鍵模塊的內(nèi)部編程思路。
關(guān)鍵字： FPGA配置 JTAG CPLD

基于計(jì)算機(jī)總線的CPLD加密電路設(shè)計(jì)

隨著軟件產(chǎn)品的廣泛應(yīng)用，對(duì)軟件的知識(shí)產(chǎn)權(quán)保護(hù)也開始重要。軟件產(chǎn)品通過系列號(hào)碼加密，每一個(gè)軟件均有唯一的產(chǎn)品系列號(hào)碼。軟件產(chǎn)品配置加密電路板后，軟件產(chǎn)品和該產(chǎn)品軟件加密板同時(shí)售出，用戶在使用時(shí)一套軟件要配備一塊加密板，通過控制加密板，就可以保證軟件產(chǎn)品安全。
關(guān)鍵字：知識(shí)產(chǎn)權(quán)保護(hù) 加密電路板 CPLD

基于CPLD的電子秤邏輯接口設(shè)計(jì)

借助EDA工具軟件設(shè)計(jì)了一個(gè)邏輯控制部件，解決了CPU尋址空間不足、接口功能不全等問題。此基于CPLD的可重構(gòu)硬件數(shù)字平臺(tái)具有可移植性，使CPU對(duì)外接器件近似透明，在更換其他類型CPU后，僅做少量軟件和硬件修改即可升級(jí)成為新系統(tǒng)。
關(guān)鍵字：邏輯控制 EDA CPLD 電子秤