首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

FPGA芯片選擇策略

  • FPGA器件的選用同其它通用邏輯器件不同，除考慮器件本身的性能外，軟件下具也很重要。目前市場上已有的FPGA器件生產(chǎn)廠家有20多個，而設(shè)計軟件除生產(chǎn)廠
  • 關(guān)鍵字： FPGA  FPGA選型  FPGA選型策略和原則  

如何基于設(shè)計Verilog FPGA 流水燈？

  • 1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅， 多個LED燈組成一個陣列，依次逐個點亮的時候像流水一樣，所以叫流水燈。由于
  • 關(guān)鍵字： 流水燈  Verilog  fpga  

多功能存儲器芯片的測試系統(tǒng)設(shè)計方案

  • 隨著電子技術(shù)的飛速發(fā)展， 存儲器的種類日益繁多，每一種存儲器都有其獨有的操作時序，為了提高存儲器芯片的測試效率，一種多功能存儲器芯片的測試系統(tǒng)
  • 關(guān)鍵字： 測試  控制  FPGA  

以FPGA為控制核心的實時圖像監(jiān)控系統(tǒng)

  • 　　目前，圖像監(jiān)控系統(tǒng)大多采用PC和視頻采集卡作為系統(tǒng)主要部分，基于嵌入式技術(shù)的圖像監(jiān)控系統(tǒng)設(shè)備在我國還只是起步階 段，沒有成熟的產(chǎn)品應(yīng)用。這一現(xiàn)狀的根本原因就是我國在開發(fā)這類產(chǎn)品時，沒有統(tǒng)一的開發(fā)標準和共用的開發(fā)平臺，而且沒有可靠的功能和性能測試標準，各個企 業(yè)的開發(fā)技術(shù)力量分散，極大的影響了該類產(chǎn)品開發(fā)的效率和可靠性。而制造出來的產(chǎn)品同國外同類產(chǎn)品相比，功能相差太大，沒有競爭力，市場基本上被國外公司 所占領(lǐng)。因此，開發(fā)一個該類嵌入式系統(tǒng)勢在必行?！　∠到y(tǒng)總體方案　　為了實現(xiàn)自動圖像報警和圖像采集，本文
  • 關(guān)鍵字： FPGA  芯片  

FPGA設(shè)計筆記：QSPI Flash與DDR3L SDRAM采用同一I/O分區(qū)

  • 眾所周知FPGA的硬件資源被劃分為若干個不同的bank，Xilinx一些高端的FPGA器件由22個甚至更多個bank組成，這樣設(shè)計主要是為了提高靈活性。FPGA的I/O支持
  • 關(guān)鍵字： FPGA  轉(zhuǎn)換器  

百度云RSA解密加速服務(wù)

  • RSA算法是一種最廣為使用的ldquo;非對稱加密算法rdquo;，一般公鑰/私鑰長度越長，安全性就越好，計算也越復(fù)雜。百度云https改造中應(yīng)用了RSA 2048加解
  • 關(guān)鍵字： FPGA  驅(qū)動  

簡述基于EDA技術(shù)的FPGA設(shè)計

  • 物聯(lián)網(wǎng)、人工智能、大數(shù)據(jù)等新興技術(shù)的推動，集成電路技術(shù)和計算機技術(shù)得到蓬勃發(fā)展。電子產(chǎn)品設(shè)計系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化，各種電子系
  • 關(guān)鍵字： EDA技術(shù)  FPGA  設(shè)計  

FPGA也能做RNN

  • 導(dǎo)言：循環(huán)神經(jīng)網(wǎng)絡(luò)(RNNs)具有保留記憶和學(xué)習(xí)數(shù)據(jù)序列的能力。由于RNN的循環(huán)性質(zhì)，難以將其所有計算在傳統(tǒng)硬件上實現(xiàn)并行化。當(dāng)前CPU不具有大規(guī)模并行
  • 關(guān)鍵字： 嵌入式  FPGA  

一種基于FPGA硬件求解函數(shù)的簡化方法

  • 摘 要：本文研究了一種運用FPGA進行數(shù)據(jù)處理的方法，包括：提取輸入數(shù)據(jù)的高log2M個比特位的數(shù)據(jù)，作為高有效位，根據(jù)預(yù)先設(shè)置的目標函數(shù)的計算表格，
  • 關(guān)鍵字： 數(shù)字信號  FPGA  

基于FPGA的DDR3 SDRAM控制器用戶接口設(shè)計

  • 摘要：為了滿足高速圖像數(shù)據(jù)采集系統(tǒng)中對高帶寬和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的設(shè)計方法，提出了一種基于Verilog-HDL 語言的
  • 關(guān)鍵字： 控制器  FPGA  

UltraScaleC UltraScale FPGA中IODelay相比7Series FPGA的改變

  • IODelay是Xilinx FPGA IO結(jié)構(gòu)內(nèi)，一個很有用處的單元，至少從Spartan6/Virtex5時代開始，就已經(jīng)集成了這一技術(shù)，在很多高速接口互聯(lián)時，我們都可能找到
  • 關(guān)鍵字： FPGA  

主動式 FPGA 穩(wěn)定電源定序解決方案

  • 在啟動目前的大型系統(tǒng)單芯片 FPGA 的多重電軌時，有許多技巧可用來控制其啟動順序和時序。遵照裝置制造商所指定的正確順序甚為重要，如此可避免裝置抽
  • 關(guān)鍵字： FPGA  電源定序  

給 AI 換個“大動力小心臟”之通用 CNN 加速設(shè)計

  • 導(dǎo)語基于FPGA的通用CNN加速設(shè)計，可以大大縮短FPGA開發(fā)周期，支持業(yè)務(wù)深度學(xué)習(xí)算法快速迭代;提供與GPU相媲美的計算性能，但擁有相較于GPU數(shù)量級的延時
  • 關(guān)鍵字： FPGA  控制  

基于Virtex系列FPGA的可編程嵌入式信號處理背板的開發(fā)設(shè)計

  • 現(xiàn)場可編程邏輯門陣列(FPGA)和高性能數(shù)字信號處理器(DSP)是高速信號處理領(lǐng)域兩大關(guān)鍵器件，F(xiàn)PGA和DSP的運算速度及并行處理效能成為制約高速信號處理應(yīng)
  • 關(guān)鍵字： Virtex  FPGA  嵌入式  信號處理  

利用Microchip 單芯片功率監(jiān)控IC（測量范圍0V至32V），降低成本并精簡材料清單

  • 　　對于現(xiàn)場可編程門陣列(FPGA)、圖形處理器(GPU)和嵌入式計算器件等低電壓、高功耗應(yīng)用而言，管理并降低功耗至關(guān)重要。這些器件首先必須準確測量功耗才能對其進行管理，但高精度的功率測量解決方案通常意味著高成本，而且需要多個集成電路(IC)或電源配置來測量不同的軌道。為了滿足這些需求，Microchip Technology Inc.(美國微芯科技公司)推出全新的雙通道和三通道功率監(jiān)控器件，可以通過一塊芯片測量0V至32V電壓下的功耗，這為設(shè)計人員提供了簡單易用且能夠提高功率測量準確性的解決方案。雙通道
  • 關(guān)鍵字： Microchip，F(xiàn)PGA  
共9865條 40/658 |‹ « 38 39 40 41 42 43 44 45 46 47 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473