fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

零基礎(chǔ)學(xué)FPGA（十四）第一片IC——精簡指令集RISC_CPU設(shè)計精講

　　不得不說，SDRAM的設(shè)計是我接觸FPGA以來調(diào)試最困難的一次設(shè)計，早在一個多月以前，我就開始著手想做一個SDRAM方面的教程，受特權(quán)同學(xué)影響，開始學(xué)習(xí)《高手進(jìn)階，終極內(nèi)存技術(shù)指南》這篇論文，大家都知道這篇文章是學(xué)習(xí)內(nèi)存入門的必讀文章，小墨同學(xué)花了一些時間在這上面，說實(shí)話看懂這篇文章是沒什么問題的，文件講的比較直白，通俗易懂，很容易入手。當(dāng)了解了SDRAM工作方式之后，我便開始寫代碼，從特權(quán)同學(xué)的那篇經(jīng)典教程里面，我認(rèn)真研讀代碼的來龍去脈，終于搞懂了特權(quán)同學(xué)的設(shè)計思想，并花了一些時間將代碼自己敲一遍，
關(guān)鍵字： FPGA RISC

美高森美使用物理不可克隆功能技術(shù)增強(qiáng)SmartFusion2 SoC FPGA和IGLOO2 FPGA器件

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation)宣布為其旗艦SmartFusion®2 SoC FPGA和IGLOO®2 FPGA 器件的領(lǐng)先網(wǎng)絡(luò)安全功能組合加入Intrinsic-ID, B.V授權(quán)許可的物理不可克隆功能(Physically Unclonable Function, PUF) 。Intrinsic-ID是基于其專利硬件固有安全技術(shù)(Hardware Intrinsic Security
關(guān)鍵字：美高森美 FPGA

OFDM信道調(diào)制解調(diào)的仿真及其FPGA設(shè)計

　　OFDM(正交頻分復(fù)用)是一種高效的多載波調(diào)制技術(shù)，其最大的特點(diǎn)是傳輸速率高，具有很強(qiáng)的抗碼間干擾和信道選擇性衰落能力。OFDM最初用于高速M(fèi)ODEM、數(shù)字移動通信和無線調(diào)頻信道上的寬帶數(shù)據(jù)傳輸，隨著IEEE802.11a協(xié)議、BRAN(Broadband Radio Access Network)和多媒體的發(fā)展，數(shù)字音頻廣播(DAB)、地面數(shù)字視頻廣播((DVB-T)和高清晰度電視((HDTV)都應(yīng)用了OFDM技術(shù)。　　OFDM利用離散傅立葉反變換/離散傅立葉變換(IDFT/DFT)代替多載波調(diào)
關(guān)鍵字： OFDM FPGA

OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn)

　　O 引言　　隨著各種FFT算法的出現(xiàn)，DFT在現(xiàn)代信號處理中起著越來越重要的作用。在B3G和4G移動通信中所采用的0FDM技術(shù)，更是以IDFT/DFT來進(jìn)行OFDM調(diào)制和解調(diào)制，IDFT/DFT的精度直接影響基帶解調(diào)的性能。　　在硬件實(shí)現(xiàn)中，通常影響定點(diǎn)化FFT算法精度的有量化誤差、舍入誤差和溢出誤差。一旦決定了量化方式和數(shù)據(jù)位寬后，量化誤差和舍入誤差都是可估計的，而溢出誤差則隨著輸入信號功率的增大而急劇增加，造成SNR嚴(yán)重惡化。　　中射頻接收時，通常使用AAGc和DAGC來改善ADC正
關(guān)鍵字： OFDM FPGA

高速移動下OFDM均衡器的FPGA實(shí)現(xiàn)

　　O 引言　　正交頻分復(fù)用(OFDM)是一種正交多載波調(diào)制技術(shù)，它將寬帶頻率選擇性衰落信道轉(zhuǎn)換成一系列窄帶平坦衰落信道，在克服信道多徑衰落所引起的碼間干擾，實(shí)現(xiàn)高數(shù)據(jù)傳輸?shù)确矫婢哂歇?dú)特的優(yōu)勢。但是由于OFDM信號頻譜重疊，對信道變化很敏感，在高速移動下，信道的時變特性更加明顯，此時OFDM系統(tǒng)載波間的正交性會遭到破壞，出現(xiàn)載波間干擾(ICI)，這會導(dǎo)致系統(tǒng)性能明顯降低。為了消除ICI，必須采用適當(dāng)?shù)木饧夹g(shù)以補(bǔ)償ICI。國內(nèi)外許多學(xué)者對這些問題進(jìn)行了大量的研究，提出了各種不同的方法，得到了一些階段性
關(guān)鍵字： OFDM FPGA

中頻軟件無線電系統(tǒng)的FPGA實(shí)現(xiàn)方案

　　一、引言 　　現(xiàn)代通信技術(shù)、微電子技術(shù)和計算機(jī)技術(shù)的飛速發(fā)展，促進(jìn)了無線通信技術(shù)從數(shù)字化走向軟件化。軟件無線電的出現(xiàn)掀起了無線通信技術(shù)的又一次革命，它已經(jīng)成為目前通信領(lǐng)域中最為重要的研究方向之一。所謂軟件無線電，是指構(gòu)造一個通用的、可重復(fù)編程的硬件平臺，使其工作頻段、調(diào)制解調(diào)方式、業(yè)務(wù)種類、數(shù)據(jù)速率與格式、控制協(xié)議等都可以進(jìn)行重構(gòu)和控制，選用不同的軟件模塊就可以實(shí)現(xiàn)不同類型和功能的無線電臺，其核心思想是在盡可能靠近天線的地方使用寬帶A/D和D/A變換器，并盡可能地用軟件來定義無線功能[1]。
關(guān)鍵字： FPGA 無線電

基于FPGA的軟件無線電平臺設(shè)計

　　軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動后，由硬件到軟件的第三次變革。簡單地說，軟件無線電就是一種基于通用硬件平臺，并通過軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可重構(gòu)可編程的無線電系統(tǒng)。軟件無線電的關(guān)鍵思想是，將AD(DA)盡可能靠近天線和用軟件來完成盡可能多的無線電功能。　　蜂窩移動通信系統(tǒng)已經(jīng)發(fā)展到第三代，3G系統(tǒng)進(jìn)入商業(yè)運(yùn)行一方面需要解決不同標(biāo)準(zhǔn)的系統(tǒng)間的兼容性;另一方面要求系統(tǒng)具有高度的靈活性和擴(kuò)展升級能力，軟件無線電技術(shù)無疑是最好的解決方案。用ASI
關(guān)鍵字： FPGA Virtex-4 PowerPC

【從零開始走進(jìn)FPGA】對立統(tǒng)一——異步時鐘同步化

　　一、什么是對立統(tǒng)一　　什么是CEO，就是首席執(zhí)行官，是在一個企業(yè)中負(fù)責(zé)日常經(jīng)營管理的最高級管理人員，又稱作行政總裁，或最高執(zhí)行長或大班。　　那么，在FPGA系統(tǒng)，需不需要一個最高級別的執(zhí)行官，來管理所有進(jìn)程呢?為了系統(tǒng)的有序性，不至于凌亂、崩潰，答案必然是肯定的。　　誰都知道，F(xiàn)PGA內(nèi)部時序邏輯的工作，是通過時鐘的配合來完成任務(wù)的。那么當(dāng)系統(tǒng)中有異步時鐘的時候，怎么辦?每一個系統(tǒng)必須有一個最高級別的時鐘，執(zhí)行力最強(qiáng);同時它擔(dān)任著管理異步時鐘的任務(wù)，其它異步時鐘想讓手下執(zhí)行任務(wù)，必須告訴執(zhí)
關(guān)鍵字： FPGA 異步時鐘

零基礎(chǔ)學(xué)FPGA（十三）先來說說VGA

　　這個實(shí)驗(yàn)其實(shí)已經(jīng)做好久了，但是一直沒有做筆記，今天就把這部分的內(nèi)容補(bǔ)一下，有興趣的朋友可以看一下，或許對你有什么幫助，對初學(xué)者來說還是一個不錯的實(shí)驗(yàn)。　　先來了解一下VGA吧　　我們家里用的臺式電腦就是一個VGA顯示器，小墨同學(xué)為做這方面的實(shí)驗(yàn)還特意買了一塊7寸的VGA液晶顯示器　　 ? 　　記得當(dāng)初自己也是傻得不得了，把寫好的代碼，燒到板子里就直接連到筆記本電腦上的VGA接口上，結(jié)果什么反應(yīng)也沒有，還調(diào)了一下午的程序...結(jié)果還是沒反應(yīng)，到群里一問才知道，原來筆記本電腦
關(guān)鍵字： FPGA VGA

基于FPGA的跨時鐘域信號處理——專用握手信號

　　在邏輯設(shè)計領(lǐng)域，只涉及單個時鐘域的設(shè)計并不多。尤其對于一些復(fù)雜的應(yīng)用，F(xiàn)PGA往往需要和多個時鐘域的信號進(jìn)行通信。異步時鐘域所涉及的兩個時鐘之間可能存在相位差，也可能沒有任何頻率關(guān)系，即通常所說的不同頻不同相。　　圖1是一個跨時鐘域的異步通信實(shí)例，發(fā)送域和接收域的時鐘分別是clk_a和clk_b。這兩個時鐘頻率不同，并且存在一定的相位差。對于接收時鐘域而言，來自發(fā)送時鐘域的信號data_a2b有可能在任何時刻變化。　　　　圖1 跨時鐘域通信　　對于上述的異步時鐘域通
關(guān)鍵字： FPGA 信號處理

基于SOPC的紅外視頻網(wǎng)絡(luò)傳輸系統(tǒng)

　　摘要　　人類接收的信息約有70%來自視覺。因此，圖像采集及處理設(shè)備在人們的日常生活中占有很重要的地位。隨著互聯(lián)網(wǎng)的普及及帶寬的提高，使得圖像的網(wǎng)絡(luò)傳輸成為可能，且應(yīng)用范圍越來越廣，為人們的日常生活帶來了極大的便利。同時，隨著非制冷紅外技術(shù)的發(fā)展，紅外熱像系統(tǒng)在軍用和民用領(lǐng)域得到了廣泛的應(yīng)用。根據(jù)美國紅外市場權(quán)威調(diào)查機(jī)構(gòu)Maxtech International發(fā)布的2006年度紅外市場報告，2003年至2006年全球民用紅外熱像儀的平均增長幅度為17%，并且正展現(xiàn)出更廣闊的市場需求。　　由此可
關(guān)鍵字： FPGA ARM Microblaze

認(rèn)知無線電的頻譜檢測的FPGA實(shí)現(xiàn)

　　項(xiàng)目背景　　項(xiàng)目名稱：認(rèn)知無線電的頻譜檢測　　項(xiàng)目背景：隨著無線通信需求的不斷增長，可用的頻譜資源越來越少，呈現(xiàn)日趨緊張的狀況;另一方面，人們發(fā)現(xiàn)全球授權(quán)頻段尤其是信號傳播特性較好的低頻段的頻譜利用率極低。認(rèn)知無線電技術(shù)為解決頻譜利用率低的問題提供了行之有效的方法。由于認(rèn)知無線電在使用空閑頻段進(jìn)行通信的同時不斷地檢測授權(quán)用戶的出現(xiàn)，一旦檢測到授權(quán)用戶要使用該頻段，認(rèn)知無線電用戶便自動退出并轉(zhuǎn)移到其他空閑頻段繼續(xù)通信，確保在不干擾授權(quán)用戶的情況下，與他們進(jìn)行頻譜共享。這樣一來，在沒有增加新頻段的
關(guān)鍵字： FPGA 無線電

用于 Virtex-5 FPGA 的浮點(diǎn)接口

　　本文介紹Virtex - 5 FXT FPGA系列浮點(diǎn)接口，賽靈思logiCORE的IP處理器單元( APU )輔助PowerPC 440嵌入式微處理器設(shè)計的IP基礎(chǔ)知識。　　點(diǎn)擊此處下載
關(guān)鍵字： Virtex-5 FPGA

使用Virtex-5 FPGA實(shí)現(xiàn)LTE仿真器

　　功能強(qiáng)大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(jìn)(LTE)是移動寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高頻譜效率的射頻技術(shù)外，其架構(gòu)還得到了大幅簡化。LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡(luò)元件。　　這正是Prisma
關(guān)鍵字： Virtex-5 FPGA 仿真器

基于Virtex-5的3.125G串行傳輸系統(tǒng)的設(shè)計與驗(yàn)證

　　1 引言　　隨著電子系統(tǒng)的不斷發(fā)展，芯片間以及板間的數(shù)據(jù)傳輸需求也在不斷增長，傳統(tǒng)的單端并行數(shù)據(jù)傳輸模式早已不能滿足現(xiàn)在高帶寬應(yīng)用的要求。USB 3.0、SATA 3.0、PCI-E 2.0等新串行規(guī)范的發(fā)布以及更高速的串并/并串轉(zhuǎn)換單元(SERDES)芯片的推出更是引起了業(yè)界對高速差分串行數(shù)據(jù)傳輸?shù)臒o限憧憬。為了解決下一代無線通信基站中多天線(MIMO)信號處理所帶來的巨大數(shù)據(jù)吞吐量要求，本文基于Virtex-5 FPGA的GTP單元給出了一種在高級電信計算架構(gòu)(ATCA)機(jī)箱內(nèi)實(shí)現(xiàn)單對差分線進(jìn)
關(guān)鍵字： FPGA Virtex-5

共6376條 131/426 |‹ « 129 130 131 132 133 134 135 136 137 138 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]