fpga 文章進入fpga 技術(shù)社區(qū)

基于DSP和FPGA構(gòu)成多普勒測量系統(tǒng)

基于DSP和FPGA構(gòu)成多普勒測量系統(tǒng),隨著FPGA性能和容量的改進，使用FPGA執(zhí)行DSP功能的做法變得越來越普遍。在許多情況下，同一應(yīng)用中同時使用處理器和FPGA，采用協(xié)處理架構(gòu)，讓FPGA執(zhí)行預(yù)處理或后處理操作，以加快處理速度。本文說明如何將FPGA和與固定
關(guān)鍵字：測量系統(tǒng) 多普勒構(gòu)成 DSP FPGA 基于

基于FPGA和DSP的微振動傳感器信號采集系統(tǒng)設(shè)計

摘要：為實現(xiàn)對雙M—Z型光纖微振動傳感器的振動信號進行實時檢測和處理，提出一種基于FPGA和DSP的數(shù)據(jù)采集和實時處理系統(tǒng)。通過描述系統(tǒng)的硬件設(shè)計原理和寄存器配置，以及軟件框架和流程，介紹了系統(tǒng)的設(shè)計和實
關(guān)鍵字： FPGA DSP 振動傳感器信號采集

利用CPLD實現(xiàn)FPGA的快速加載

基于SRAM的FPGA由于其可編程、可升級的特性，被廣泛應(yīng)用于現(xiàn)代通信系統(tǒng)中。由于其易失性，每次上電后都需要重新對FPGA進行加載。隨著通信系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA配置文件越來越大，加載時間越來越長，嚴(yán)重影響系統(tǒng)的啟動時同。為了提高FPGA的加載效率，在此提出一種通過CPLD進行FPGA串行加載的方案。通過驗證，該方法既能能提高FPGA加載效率，又能節(jié)省CPU和FPGA的GIPO管腳，降低系統(tǒng)啟動時間，非常適用于現(xiàn)代復(fù)雜通信系統(tǒng)。
關(guān)鍵字： CPLD FPGA

面向異步視頻的嵌入式圖像處理系統(tǒng)設(shè)計

面向異步視頻的嵌入式圖像處理系統(tǒng)設(shè)計,摘要：在此設(shè)計出一種基于DSP+FPGA技術(shù)的面向異步視頻的嵌入式圖像處理系統(tǒng)，以一種靈活的架構(gòu)避免了幀間不同步方法對雙口RAM顯存的需求，既能夠保證圖像輸出質(zhì)量，又有利于提升圖像處理的性能指標(biāo)。系統(tǒng)以FPGA為核心
關(guān)鍵字：異步視頻圖像處理嵌入式系統(tǒng) FPGA 幀存切換

基于SoPC的狀態(tài)監(jiān)測裝置的嵌入式軟硬件協(xié)同設(shè)計

基于SoPC的狀態(tài)監(jiān)測裝置的嵌入式軟硬件協(xié)同設(shè)計,摘要：首先介紹了軟硬件協(xié)同設(shè)計方法的發(fā)展過程和狀態(tài)監(jiān)測裝置開發(fā)的背景資料，然后利用該方法設(shè)計了一款新型的高性能狀態(tài)監(jiān)測裝置，并分別從硬件和軟件2個角度對設(shè)計方法進行了深入說明。該裝置已成功集成于水電機組
關(guān)鍵字：軟硬件協(xié)同 SoPC 狀態(tài)監(jiān)測 Linux FPGA PLC

基于FPGA的SRAM自測試研究

引言

　　SRAM有高速和不用刷新等優(yōu)點，被廣泛用于高性能的計算機系統(tǒng)。由于半導(dǎo)體工藝技術(shù)的提高以及存儲系統(tǒng)多方面的需要，存儲器件日益向高速、高集成方向發(fā)展，在使系統(tǒng)功能強大的同時，也增加了系統(tǒng)的復(fù)雜性
關(guān)鍵字： FPGA SRAM 自測試

采用FPGA實現(xiàn)廣播視頻基礎(chǔ)系統(tǒng)的設(shè)計要點

HDTV視頻內(nèi)容創(chuàng)作的繁榮以及在帶寬受限的廣播信道環(huán)境中傳送這些視頻內(nèi)容的方法，不斷催生新的視頻壓縮標(biāo)準(zhǔn)和...
關(guān)鍵字： FPGA 廣播視頻 HDTV

Microsemi公司開發(fā)的RTAX-DSP FPGA已獲準(zhǔn)用于航空領(lǐng)域

　　據(jù)報道，Microsemi公司SoC產(chǎn)品集團(原Actel公司)開發(fā)的RTAX-DSP現(xiàn)場可編程門陣列(FPGA)器件已獲得合格制造商清單(QML)V類和Q類資格認(rèn)證，這意味著該FPGA器件獲準(zhǔn)用于衛(wèi)星、載人飛船和其他空間應(yīng)用。　　公司官方表示，Microsemi的抗輻射QML-V FPGA在不同程度上能夠承受空間自然輻射影響，并對每個特定晶片都進行2,000小時的壽命測試，對每個特定組件都進行破壞性物理分析。　　RTAX-DSP FPGA將復(fù)雜數(shù)字信號處理(DSP)功能集成到單一設(shè)備，滿足高
關(guān)鍵字： Microsemi FPGA

短波擴頻猝發(fā)通信系統(tǒng)的DSP+FPGA實現(xiàn)方案

引言短波通信是一種能進行遠距離傳輸，而對電臺的要求相對較低的通信系統(tǒng)。短波具有的遠距離通信能力和電臺具有的較高機動性等特點，使其在軍事通信領(lǐng)域中具有重要的應(yīng)用價值。然而，短波信道頻帶窄，傳播特性不穩(wěn)定
關(guān)鍵字： FPGA DSP 短波擴頻通信系統(tǒng)

基于FPGA的IIR數(shù)字濾波器的快捷設(shè)計

0 引言IIR數(shù)字濾波器在很多領(lǐng)域中都有著廣闊的應(yīng)用。與FIR數(shù)字濾波器相比，IIR數(shù)字濾波器可以用較低的階數(shù)獲得較高的選擇性，而且所用存儲單元少，經(jīng)濟效率高。一個N階IIR數(shù)字濾波器的系統(tǒng)函數(shù)為：其線性常系數(shù)差分
關(guān)鍵字： FPGA IIR 數(shù)字濾波器

解析FPGA設(shè)計流程及其布線資源

FPGA/CPLD的設(shè)計流程 1、電路設(shè)計與輸入電路設(shè)計與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計方法有硬件描述語言（HDL）和原理圖設(shè)計輸入方法等。原理圖設(shè)計輸入法在早期應(yīng)用得比
關(guān)鍵字： FPGA 設(shè)計流程布線資源

基于ARM+FPGA的運動控制器設(shè)計與實現(xiàn)

摘要：本文以微控制器AT91RM9200 和EP1C6Q240C8 為核心，對工業(yè)CT 機的運動控制器進行了設(shè)計，從硬件和軟件兩個方 ...
關(guān)鍵字： ARM FPGA 運動控制器

基于ARM/FPGA的高速同步數(shù)據(jù)采集方案

　　大多數(shù)的勘探、觀測工作都是在嚴(yán)苛的環(huán)境中進行的，對數(shù)據(jù)的準(zhǔn)確性、實時性都有著較高的要求，并且大多情況 ...
關(guān)鍵字： ARM FPGA 同步數(shù)據(jù)采集

后發(fā)者如何制人？Altera與ARM戰(zhàn)略合作細節(jié)公布

　　2012年12月13日，Altera聯(lián)合ARM召開發(fā)布會，共同宣布發(fā)售其首款28nm FPGA SoC器件，包含雙核ARM Cortex-A9 800MHz處理器，此時，賽靈思的類似產(chǎn)品Zynq已經(jīng)發(fā)售一年有余。　　客觀來說，Altera的SoC產(chǎn)品進展比賽靈思緩慢許多，2010年，賽靈思就放出了與ARM合作開發(fā)下一代SoC器件的消息，而與之對應(yīng)的Altera只是公布了與MIPS的合作藍圖，又聯(lián)合Intel宣布X86與FPGA的融合技術(shù)，直到2011年年中，Altera與ARM的合作計劃才姍姍來遲
關(guān)鍵字： Altera FPGA

共6376條 192/426 |‹ « 190 191 192 193 194 195 196 197 198 199 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]