fpga 文章進入fpga 技術社區(qū)

FPGA中嵌入式塊RAM（BRAM）

大多數(shù)FPGA都具有內嵌的塊RAM，這大大拓展了FPGA的應用范圍和靈活性。塊RAM可被配置為單端口RAM、雙端口RAM、內容地址存儲器 (CAM)以及FIFO等常用存儲結構。RAM、FIFO是比較普及的概念，在此就不冗述。CAM存儲器在其
關鍵字： FPGA BRAM RAM 嵌入式

FPGA中可配置邏輯塊（CLB）

CLB是FPGA內的基本邏輯單元。CLB的實際數(shù)量和特性會依器件的不同而不同，但是每個CLB都包含一個可配置開關矩陣，此矩陣由4或6個輸入、一些選型電路(多路復用器等)和觸發(fā)器組成。開關矩陣是高度靈活的，可以對其進行
關鍵字： FPGA CLB 可配置邏輯

FPGA可編程輸入輸出單元（IOB）

可編程輸入/輸出單元簡稱I/O單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅動與匹配要求，其示意結構如圖1-2所示。FPGA內的I/O按組分類，每組都能夠獨立地支持不同的I/O標準。通過軟件的
關鍵字： FPGA IOB 可編程輸入輸出

目前FPGA的應用主要是三個方向

第一個方向，也是傳統(tǒng)方向主要用于通信設備的高速接口電路設計，這一方向主要是用FPGA處理高速接口的協(xié)議，并完成高速的數(shù)據(jù)收發(fā)和交換。這類應用通常要求采用具備高速收發(fā)接口的FPGA，同時要求設計者懂得高速接口電
關鍵字： FPGA 方向

使用FPGA實現(xiàn)低成本汽車多總線橋接

引言汽車中的電子系統(tǒng)持續(xù)快速增長，因此對比一下汽車電子發(fā)展和消費類電子便攜式產品的發(fā)展將會大有啟發(fā)。如...
關鍵字： FPGA 低成本多總線橋接

深層解析FPGA

概覽高端設計工具很少有甚至是沒有硬件設計技術的工程師和科學家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設計程序，ANSI C語言還是VHDL語言，如此復雜的合成工藝會不禁讓人去想FPGA真實的運作情況。在這個芯
關鍵字： FPGA

Altera為功能安全包縮短設計時間降低認證風險

Altera公司 (Nasdaq: ALTR)日前宣布，為汽車、工業(yè)、醫(yī)療和國防應用提供更新后的功能安全包。Altera的2012功能安全包支持更多的器件，并且增強了軟件支持，客戶采用Cyclone? IV FPGA開發(fā)安全關鍵設計時，降低了認證風險，并且符合最新的安全規(guī)范。更新后的功能安全包加速客戶的認證過程，支持開發(fā)人員大幅度縮短其開發(fā)時間。
關鍵字： Altera FPGA

萊迪思將參展中國安博會展出安防和監(jiān)控解決方案

萊迪思半導體公司(NASDAQ: LSCC)日前宣布將參展于12月3日至6日在中國北京舉辦的中國國際社會公共安全產品博覽會(China Security Expo)，屆時將展出幾款新的基于FPGA的攝像機設計。即將展出的這幾款攝像機解決方案是與萊迪思合作伙伴組織共同開發(fā)。萊迪思的展臺位于展館E1的Y13-14。
關鍵字：萊迪思 FPGA 傳感器

Altera宣布業(yè)界首款支持FPGA的OpenCL工具

Altera公司(Nasdaq: ALTR) 日前宣布，提供FPGA業(yè)界的第一款用于OpenCL? 的軟件開發(fā)套件(SDK) (開放計算語言) 的軟件開發(fā)套件，它結合了FPGA強大的并行體系結構以及OpenCL并行編程模型。利用這一SDK，熟悉C語言的系統(tǒng)開發(fā)人員和編程人員能夠迅速方便的在高級語言環(huán)境中開發(fā)高性能、高功效、基于FPGA的應用。
關鍵字： Altera FPGA OpenCL

UHF RFID讀寫器編解碼模塊的FPGA實現(xiàn)

本文首先對EPC C1G2協(xié)議中的相關內容作了簡要介紹，對編解碼系統(tǒng)的架構以及各個組成模塊的FPGA實現(xiàn)作了重點說明，最后給出了Modelsim軟件仿真結果，以及在讀寫器工作時使用Signaltap邏輯分析儀抓取的數(shù)據(jù)。
關鍵字： FPGA UHF RFID EPC C1G2協(xié)議編解碼 FM0 miller碼

解決SoC FPGA設計難題

主要FPGA供應商已經開始銷售集成了硬核處理器內核的低成本FPGA器件，SoC類FPGA器件最終會成為主流。為能夠充分發(fā)揮所有重要FPGA的靈活性，這些器件提供了FPGA設計人員和軟件工程師還不熟悉的新特性。設計人員需要考慮
關鍵字： FPGA SoC

基于FPGA的一種高速圖形幀存設計

幀存是圖形處理器與顯示設備之間的數(shù)據(jù)通道，所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中，然后才送出去顯示的，因此幀存的設計是圖形顯示系統(tǒng)設計的一個關鍵。傳統(tǒng)上，可以用來設計幀存的存儲器件有多種，如DRAM、VR
關鍵字： FPGA 幀

FPGA構成3/3相雙繞組感應發(fā)電機勵磁控制系統(tǒng)

FPGA構成3/3相雙繞組感應發(fā)電機勵磁控制系統(tǒng) 1系統(tǒng)簡介3/3相雙繞組感應發(fā)電機帶有兩個繞組：勵磁補償繞組和功率繞組，如圖1所示。勵磁補償繞組上接一個電力電子變換裝置，用來提供感應發(fā)電機需要的無功功率，使功率繞
關鍵字： FPGA 雙繞組感應發(fā)電機勵磁控制

基于FPGA的幀同步提取方法的研究

在可靠的通信系統(tǒng)中，要保證接收端能正確解調出信息，必須要有一個同步系統(tǒng)，以實現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關重要的。一個簡單的接收系統(tǒng)框圖如圖1所示。本文介紹一種基于現(xiàn)場可編程門
關鍵字： FPGA 幀同步法的研究

免費的 I/O：改進 FPGA 時鐘分配控制(圖)

　　同步數(shù)字系統(tǒng)中的時鐘信號(如遠程通信中使用的)為系統(tǒng)中的數(shù)據(jù)傳送定義了時間基準。一個時鐘分配網絡由多個時鐘信號組成，由一個點將所有信號分配給需要時鐘信號的所有組件。因為時鐘信號執(zhí)行關鍵的系統(tǒng)功能，很顯然應給予更多的關注，不僅在時鐘的特性(即偏移和抖動)方面，還有那些組成時鐘分配網絡的組件。　　FPGA開發(fā)團隊不斷面臨過于繁瑣、復雜的時鐘網絡的挑戰(zhàn)。各種因素，包括不斷增加的I/O需求、降低成本的要求和減少印刷電路板設計更改的需要，迫使設計人員重新審視時鐘網絡。本文將探討FPGA時鐘分配控制方面的挑戰(zhàn)
關鍵字： FPGA 時鐘

共6376條 197/426 |‹ « 195 196 197 198 199 200 201 202 203 204 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內部包括可 [ 查看詳細 ]