fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

FPGA走向硅片融合時(shí)代

　　對(duì)FPGA這種特殊芯片產(chǎn)品的認(rèn)識(shí)開(kāi)始于10年前對(duì)Altera公司的認(rèn)識(shí)。Altera公司獨(dú)特的嚴(yán)謹(jǐn)氣質(zhì)與FPGA這種芯片非常契合。多年來(lái)跟蹤報(bào)道Altera在FPGA技術(shù)上的不斷創(chuàng)新，加之后來(lái)有機(jī)會(huì)結(jié)識(shí)賽靈思公司，兩家業(yè)內(nèi)翹楚的針鋒相對(duì)與惺惺相惜，使我對(duì)FPGA整個(gè)體系架構(gòu)的演進(jìn)過(guò)程有了比較全面的理解。前段時(shí)間，有機(jī)會(huì)與Altera公司CTO、資深副總裁Misha Burich先生交流FPGA業(yè)界發(fā)展趨勢(shì)，使得自己對(duì)FPGA技術(shù)發(fā)展的理解愈加清晰和深刻。　　FPGA體系架構(gòu)演進(jìn) 　　FPGA興起
關(guān)鍵字： Altera FPGA

Xilinx Spartan-3A FPGA 的DDR2接口設(shè)計(jì)

1 引言DDR2(Double DataRate2)SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))制定的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同：雖然采用時(shí)鐘的上升／下降沿同時(shí)傳輸數(shù)據(jù)的基本方式，但DDR2卻擁有2倍的DDR
關(guān)鍵字： Spartan Xilinx FPGA DDR2

安富利X-fest研討會(huì)北京站打破參會(huì)人數(shù)記錄

X-fest 2012全球系列研討會(huì)北京站于7月10日舉辦，創(chuàng)下了單場(chǎng)活動(dòng)吸引上千名業(yè)內(nèi)人士參加的新記錄。X-fest是為期一天的全球性培訓(xùn)活動(dòng)，由安富利公司 (NYSE: AVT) 旗下安富利電子元件亞洲 (Avnet Electronics Marketing )主辦，深受FPGA、ARM MCU、DSP和嵌入式系統(tǒng)開(kāi)發(fā)人員歡迎。
關(guān)鍵字：安富利 X-fest FPGA

一種基于FPGA的三坐標(biāo)測(cè)量機(jī)電機(jī)控制系統(tǒng)

1、控制系統(tǒng)概述隨著工業(yè)的發(fā)展，三坐標(biāo)測(cè)量機(jī)越來(lái)越顯示出其重要作用。而電機(jī)控制系統(tǒng)對(duì)三坐標(biāo)測(cè)量機(jī)的運(yùn)行有著非常重要的作用。由于FPGA可以現(xiàn)場(chǎng)可編程，可以實(shí)現(xiàn)專用集成電路，能滿足片上系統(tǒng)設(shè)計(jì)(SOC)的要求，使
關(guān)鍵字： FPGA 三坐標(biāo)測(cè)量機(jī) 電機(jī)控制系統(tǒng)

DDS調(diào)頻信號(hào)發(fā)生器的FPGA電路設(shè)計(jì)

關(guān)鍵字： DDS FPGA 信號(hào)發(fā)生器

閥門簡(jiǎn)易控制

溫度/壓力/流量/液位控制器通過(guò)簡(jiǎn)單連接就可以直接控制電動(dòng)閥門（含電動(dòng)蝶閥與電動(dòng)球閥等），免去伺服放大器，可選...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì)

256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì),摘要利用FPGA 控制模塊，設(shè)計(jì)了OLED 真彩色動(dòng)態(tài)圖像驅(qū)動(dòng)控制電路。介紹采用FPGA 實(shí)現(xiàn)OLED 外圍控制電路和256 級(jí)灰度的方法，并分析電路中模塊的作用及整個(gè)電路的工作過(guò)程。電路系統(tǒng)采用基于Altera 公司的FPGA技術(shù)進(jìn)行
關(guān)鍵字：顯示彩色設(shè)計(jì) OLED FPGA 基于級(jí)灰度

工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì)

工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì),一.概述　　本文主要幫助大家熟悉利用ISE進(jìn)行Xilinx 公司FPGA 代碼開(kāi)發(fā)的基本流程。主要是幫助初學(xué)者了解和初步掌握 ISE 的使用，不需要 FPGA 的開(kāi)發(fā)基礎(chǔ)，所以對(duì)每個(gè)步驟并不進(jìn)行深入的討論。　　本文介紹的內(nèi)容從新
關(guān)鍵字： FPGA 設(shè)計(jì) Xilinx 走近分析實(shí)例工程師

采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì),1 前言　針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序?！　? 硬件設(shè)計(jì)　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV
關(guān)鍵字：存儲(chǔ) 設(shè)計(jì) 數(shù)據(jù) 大容量 FPGA SRAM 采用

采用上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器設(shè)計(jì)

采用上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器設(shè)計(jì),隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)容量得到了迅速的增長(zhǎng)，存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì)，然而，在光纖傳輸要受到光纖通道接口的限制，因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊粋€(gè)關(guān)
關(guān)鍵字：接口適配器設(shè)計(jì) 通道光纖上位 FPGA 開(kāi)發(fā) 采用

利用Java良好的移植特性的FPGA可編程嵌入式系統(tǒng)

利用Java良好的移植特性的FPGA可編程嵌入式系統(tǒng),傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問(wèn)題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FPGA的可編程嵌入式系統(tǒng)，以實(shí)現(xiàn)系統(tǒng)對(duì)多種本地應(yīng)用和網(wǎng)絡(luò)的支持
關(guān)鍵字：可編程嵌入式系統(tǒng) FPGA 特性 Java 良好移植利用

FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用

FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用,FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)
關(guān)鍵字： Xilinx 器件使用相關(guān) 資源全局時(shí)鐘 FPGA

FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹

FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法：　　傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫(kù)，在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng)，然后通過(guò)網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
關(guān)鍵字：缺點(diǎn) 介紹及其方法自上而下設(shè)計(jì) FPGA/EPLD

Altera推出最新IP內(nèi)核產(chǎn)品

Altera公司(NASDAQ: ALTR)日前宣布，推出40-Gbps以太網(wǎng)(40GbE)和100-Gbps以太網(wǎng)(100GbE)知識(shí)產(chǎn)權(quán)(IP)內(nèi)核產(chǎn)品。這些內(nèi)核能夠高效的構(gòu)建需要大吞吐量標(biāo)準(zhǔn)以太網(wǎng)連接的系統(tǒng)，包括，芯片至光模塊、芯片至芯片以及背板應(yīng)用等。
關(guān)鍵字： Altera FPGA

如何采用FPGA方案實(shí)現(xiàn)數(shù)字顯示系統(tǒng)設(shè)計(jì)

系統(tǒng)級(jí)芯片(SoC)解決方案被譽(yù)為半導(dǎo)體業(yè)最重要的發(fā)展之一，目前，從數(shù)字手機(jī)和數(shù)字電視等消費(fèi)類電子產(chǎn)品到高端通信LAN/WAN設(shè)備中，這一器件隨處可見(jiàn)。過(guò)去，為了創(chuàng)建此類嵌入式系統(tǒng)，設(shè)計(jì)工程師不得不在處理器、邏輯
關(guān)鍵字： FPGA 方案數(shù)字顯示系統(tǒng)設(shè)計(jì)

共6376條 216/426 |‹ « 214 215 216 217 218 219 220 221 222 223 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]