fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

FPGA為車用微控制器提升設(shè)計(jì)靈活性

在汽車電子中廣為采用的微控制器(MCU)正快速面臨時間和成本的壓力。使用MCU的主要優(yōu)勢一直以來都是lsquo;創(chuàng)造具有高性價比的高階系統(tǒng)整合rsquo;。然而，在此一優(yōu)勢之下，有一些與元件本身相關(guān)的潛在成本是超乎于其
關(guān)鍵字： FPGA 車用微控制器

基于FPGA分布式算法的低通FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

0 引言

傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號處理器(DSP)來實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對于傳統(tǒng)方法來
關(guān)鍵字： FPGA FIR 分布式算法低通

基于FPGA的數(shù)字頻率合成器設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了產(chǎn)生穩(wěn)定激勵信號的目的，采用Verilog硬件語言在FPGA上實(shí)現(xiàn)了數(shù)字頻率合成器的設(shè)計(jì)，該設(shè)計(jì)包括累加器、波形存儲器、AD轉(zhuǎn)換、低通濾波器等；對累加器、波形存儲器都進(jìn)行了仿真，并下載到FPGA中，經(jīng)A／D轉(zhuǎn)換
關(guān)鍵字： FPGA 數(shù)字頻率合成器

基于FPGA的自適應(yīng)數(shù)字傳感器設(shè)計(jì)

摘要：高量程加速度傳感器在小信號的激勵下輸出在10 mV以內(nèi)，傳統(tǒng)測試系統(tǒng)的噪聲可能覆蓋如此小的電壓信號，使高量程的加速度傳感器無法測試小的加速度信號。針對這一問題提出了基于自動增益切換控制理論的自適應(yīng)數(shù)字
關(guān)鍵字： FPGA 數(shù)字傳感器設(shè)計(jì)

基于LabVIEW的FPGA模塊FIFO深度設(shè)定實(shí)現(xiàn)

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠
關(guān)鍵字： LabVIEW FPGA FIFO 模塊

利用Maxim外設(shè)模塊加速FPGA原型設(shè)計(jì)、顯著降低成本

Maxim Integrated Products (NASDAQ: MXIM)推出能夠直接插入符合Digilent? Pmod?標(biāo)準(zhǔn)的任意FPGA/CPU擴(kuò)展端口的15個外設(shè)模塊套裝。簡單的連接操作和便利的軟件集成可加速原型開發(fā)進(jìn)度，實(shí)現(xiàn)從概念至設(shè)計(jì)方案的快速移植。這套模塊的價格極具競爭力，即使在預(yù)算最緊張的情況下，也可以采用先進(jìn)的高性能IC進(jìn)行方案測試。
關(guān)鍵字： Maxim FPGA

賽靈思推出符合PCI- E 3.0標(biāo)準(zhǔn)的集成模塊

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出針對采用Virtex?-7 FPGA 集成模塊設(shè)計(jì)的全新解決方案，該集成模塊可支持PCI Express (簡稱PCI-E) 3.0 x8標(biāo)準(zhǔn)和 DDR3 外部存儲器，能為開發(fā)人員提供立即啟動基于PCI-E 3.0的設(shè)計(jì)所需的全部構(gòu)建模塊。
關(guān)鍵字：賽靈思 FPGA Virtex-7

基于FPGA+嵌入式處理器的違章車輛視頻檢測系統(tǒng)

基于FPGA+嵌入式處理器的違章車輛視頻檢測系統(tǒng),0 引言隨著我國經(jīng)濟(jì)的發(fā)展，機(jī)動車輛不斷地增長，現(xiàn)有道路等硬件設(shè)施的增長已經(jīng)滿足不了日益膨脹的交通問題，智能交通系統(tǒng)（Intelligent Transportation System,ITS）越來越受重視。所謂智能交通系統(tǒng)（ITS）就是將先
關(guān)鍵字：車輛視頻檢測系統(tǒng) 違章處理器 FPGA 嵌入式基于

基于FPGA的TFTLCD快檢信號源的實(shí)現(xiàn)

0　引言目前,液晶顯示行業(yè)得到迅速的發(fā)展,但由于液晶模塊的生產(chǎn)不可能達(dá)到100%的成品率,或多或少地存在缺陷,目前在TFT模塊的生產(chǎn)工藝中就有可能產(chǎn)生點(diǎn)缺陷和線缺陷等。為了及早對產(chǎn)品的質(zhì)量進(jìn)行檢測,液晶測試儀器成為
關(guān)鍵字： TFTLCD FPGA 信號源

基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)

摘要：介紹了在PPGA芯片上實(shí)現(xiàn)數(shù)字頻率計(jì)的原理。對各種硬件除法進(jìn)行了比較，提出了高速串行BCD碼除法的硬件算 ...
關(guān)鍵字：頻率測量周期測量 FPGA VHDL 狀態(tài)機(jī)

賽靈思異構(gòu)3D FPGA難在哪兒

不久前，All Programmable技術(shù)和器件的企業(yè)——賽靈思公司（Xilinx）正式發(fā)貨 Virtex-7 H580T FPGA—全球首款3D異構(gòu)All Programmable產(chǎn)品。 Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù)，是提供業(yè)界帶寬最高的FPGA，可提供多達(dá)16個28 Gbps收發(fā)器和72個13.1 Gbps收發(fā)器，也是能滿足關(guān)鍵Nx100G和400G線路卡應(yīng)用功能要求的單芯片解決方案。為此，本刊訪問了該公司負(fù)責(zé)人，澄
關(guān)鍵字： Xilinx 賽靈思 3D FPGA all programmable 異構(gòu)

一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì)

一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì),摘要：為了在實(shí)際信道條件下研究Ad Hoc網(wǎng)絡(luò)MAC協(xié)議，克服商業(yè)網(wǎng)卡芯片和理論仿真等帶來的局限性，搭建了基于ARM和FPGA相結(jié)合的硬件平臺，設(shè)計(jì)與實(shí)現(xiàn)了基于CSMA／CA的可重構(gòu)MAC協(xié)議，并進(jìn)行了仿真測試，驗(yàn)證了該協(xié)議設(shè)
關(guān)鍵字：協(xié)議設(shè)計(jì) MAC 重構(gòu) ARM FPGA 基于

用Synplify Premier加快FPGA設(shè)計(jì)時序收斂

傳統(tǒng)的綜合技術(shù)越來越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點(diǎn)實(shí)現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計(jì)的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ASIC 的方法，如底層規(guī)劃、區(qū)域內(nèi)優(yōu)化 (IPO,In-place Optimization) 以
關(guān)鍵字： Synplify Premier FPGA 時序收斂

基于FPGA的IRIG-B(DC)碼解碼

摘要：在分析了IRIG-B(DC)碼碼型特點(diǎn)的基礎(chǔ)上，提出了一種IRIG-B(DC)時間碼解碼的設(shè)計(jì)方法。該方法由少量外圍電路與一片現(xiàn)場可編程門陣列(FPGA)芯片組成，來實(shí)現(xiàn)對IRG-B(DC)碼的解碼、1 PPS信號輸出、實(shí)時時間顯示以
關(guān)鍵字： IRIG-B FPGA DC 解碼

基于FPGA和FLASH ROM的圖像信號發(fā)生器設(shè)計(jì)

摘要：以XC2V1500-FPGA為硬件架構(gòu)，設(shè)計(jì)了一種圖像信號發(fā)生器，作為自適應(yīng)光學(xué)系統(tǒng)波前處理機(jī)的信號源，為波前處理機(jī)的調(diào)試和算法驗(yàn)證提供支持。系統(tǒng)采用大容量的NAND型FLASH存儲數(shù)據(jù)，存儲容量為1 GB。圖像數(shù)據(jù)通過
關(guān)鍵字： FLASH FPGA ROM 圖像信號發(fā)生器

共6376條 217/426 |‹ « 215 216 217 218 219 220 221 222 223 224 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]