fpga 文章進入fpga 技術(shù)社區(qū)

用FPGA設(shè)計MP3個人數(shù)字播放機

引言 MPEG(活動影像專業(yè)人員組織)是為數(shù)字音頻確定單一編碼和解碼(壓縮/解壓縮)方法于1988年建立的。1992年，國際標準組織(ISO)和國際電工委員會(IEC)為音頻和視頻編碼建立了MPEG1(ISO/IEC11172)標準。這使得業(yè)內(nèi)在處理新數(shù)字世紀出現(xiàn)的各種類型音頻/視頻媒體時統(tǒng)一在單一格式上。隨著以數(shù)字形式存儲和播放音樂的MPEG Audio Layer3(MP3)格式的發(fā)展，個人數(shù)字播放機市場開始出現(xiàn)巨大的發(fā)展機會。非壓縮的音頻磁軌的MP3數(shù)字文件只有原來磁軌大小的1/10。能保
關(guān)鍵字：嵌入式系統(tǒng) 單片機 MPEG FPGA MP3 MCU和嵌入式微處理器

精簡的FPGA編程電路

引言便攜式、小型的儀表和設(shè)備是一個非常重要的應(yīng)用領(lǐng)域，在未來一段時間內(nèi)會有比較大的市場。而FPGA等現(xiàn)場可編程器件也是正在興起與普及的一種器件，把FPGA更好地運用到上述儀表和設(shè)備中，可以減少這些儀器、設(shè)備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積等。在許多應(yīng)用場合，如大型設(shè)備中的板卡，比較適合采用標準的FPGA編程電路。但是對于便攜式設(shè)備的應(yīng)用場合，采用標準電路聯(lián)系FPGA與CPU需要消耗的資源太多。許多DSP芯片只有2個通用I/O引腳，所以如果能只使用1~2個引腳就完成FPGA編
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 編程電路 Xilinx MCU和嵌入式微處理器

Tensilica和Tallika推出安全SoC FPGA平臺

Tensilica公司和Tallika公司日前共同發(fā)布基于Tensilica公司Xtensa處理器IP核的可配置安全SoCFPGA/ASIC平臺。該完全經(jīng)過驗證和硅驗證的硬件/軟件平臺對于任意一個需要完整RSA實現(xiàn)方案(包括加密、解密、密鑰對生成加速)和/或集成了硬件安全功能的SoC設(shè)計團隊而言皆是理想選擇。 Tallika安全解決方案包括一顆Tensilica帶有32位AHB/APB骨干總線的Xtensa處理器IP核以及Tallika公司基于鏈表結(jié)構(gòu)的DMA控制器，后者集成了其安全IP核模塊
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Tensilica Tallika FPGA

圖像采集壓縮SOC系統(tǒng)在FPGA中的實現(xiàn)

關(guān)鍵字： FPGA 實現(xiàn) 系統(tǒng) SOC 采集壓縮圖像

把大學(xué)作為推廣普及FPGA之源

當(dāng)ASIC越來越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場，越來越多的設(shè)計者將重心轉(zhuǎn)向FPGA，這其中包括很多ASIC設(shè)計工程師。FPGA對于初創(chuàng)型的公司是一個非常理想的選擇，從新產(chǎn)品研制的原型到樣機的設(shè)計，采用FPGA可以大大加速新產(chǎn)品設(shè)計和創(chuàng)新的進程。此外，最重要的原因是每一年FPGA的價格會明顯下降，包括它的設(shè)計軟件和它的應(yīng)用性都是比傳統(tǒng)的ASIC設(shè)計要便宜很多。對于Xilinx這樣的FPGA領(lǐng)導(dǎo)廠商來說，僅僅推廣產(chǎn)品是遠遠不夠的，普及FPGA技術(shù)與
關(guān)鍵字：嵌入式系統(tǒng) 單片機 0709_A 雜志_高校園地 FPGA MCU和嵌入式微處理器

探究最佳的結(jié)構(gòu)化ASIC設(shè)計方法

由于與深亞微米標準單元ASIC相關(guān)的非重復(fù)性工程費用(NRE)越來越大，設(shè)計周期又很長，因此利用結(jié)構(gòu)化ASIC進行定制IC設(shè)計的吸引力正變得越來越大。結(jié)構(gòu)化ASIC能以極具競爭力的單位成本提供優(yōu)秀的硅片性能，并且NRE費用極低。結(jié) 構(gòu)化ASIC的多樣性意味著它即可以用作系統(tǒng)主芯片，也可以用作高性價比的小型輔助芯片。　　許多物理設(shè)計問題在結(jié)構(gòu)化ASIC的片設(shè)計中已經(jīng)得到解決，因此后端版圖設(shè)計的時間可以大大縮短，從而導(dǎo)致更快的驗證確認和原型提供。不過ASIC片具有預(yù)定義的結(jié)構(gòu)，因此設(shè)計師必須合理安排芯片
關(guān)鍵字：嵌入式系統(tǒng) 單片機 ASIC FPGA MCU和嵌入式微處理器

2007年，賽靈思亞太區(qū)總部獲環(huán)境影響和績效獎

　　2007年，賽靈思亞太區(qū)總部獲環(huán)境影響和績效獎。
關(guān)鍵字：賽靈思 FPGA

基于FPGA和EPP的圖像傳感器高速數(shù)據(jù)采集系統(tǒng)

引言 USB、串口、并口是PC機和外設(shè)進行通訊的常用接口，但對于數(shù)據(jù)量大的圖像來說，若利用串行RS-232協(xié)議進行數(shù)據(jù)采集，速度不能達到圖像數(shù)據(jù)采集所需的要求；而用USB進行數(shù)據(jù)采集，雖能滿足所需速度，但要求外設(shè)必須支持USB協(xié)議，而USB協(xié)議與常用工程軟件的接口還不普及，給使用帶來困難。有些用戶為了利用標準并行口(SPP)進行數(shù)據(jù)采集，但SPP協(xié)議的150kb/s傳輸率對于圖像數(shù)據(jù)采集，同樣顯得
關(guān)鍵字：嵌入式系統(tǒng) 單片機圖像傳感器 FPGA EPP

基于U盤和單片機的FPGA配置

引言 FPGA廣泛應(yīng)用在電子通信領(lǐng)域，其安全性引起了注意，本文針對安全配置提出了解決方案。　　現(xiàn)場可編程門陣列FPGA(Field Programmablc Gate Array)是基于門陣列方式為用戶提供可編程資源的，其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。采用在線可重配置方式ICR(In-Circuit Reconfigurability)將這些配置數(shù)據(jù)配置到FPGA內(nèi)部SRAM中，但由于SRAM的易
關(guān)鍵字：嵌入式系統(tǒng) 單片機 U盤 FPGA MCU和嵌入式微處理器

醫(yī)療半導(dǎo)體市場快速增長便攜式成熱門

英特爾公司前CEO貝瑞特曾經(jīng)預(yù)言，醫(yī)療產(chǎn)品將帶動全球半導(dǎo)體產(chǎn)業(yè)快速增長。飛利浦公司也通過出售半導(dǎo)體業(yè)務(wù)將精力集中在醫(yī)療和消費電子業(yè)務(wù)上，可以預(yù)見，醫(yī)療半導(dǎo)體市場將成為半導(dǎo)體產(chǎn)業(yè)發(fā)展的一大熱點。那么，醫(yī)療電子和醫(yī)療半導(dǎo)體市場最近取得的令人興奮的進展有哪些？主流半導(dǎo)體公司如何預(yù)測醫(yī)療電子和醫(yī)療半導(dǎo)體市場的規(guī)模？DSP、無線技術(shù)、高精度模擬器件(HPA)、FPGA等產(chǎn)品在醫(yī)療電子市場的應(yīng)用前景如何？便攜式醫(yī)療設(shè)備產(chǎn)品對半導(dǎo)體產(chǎn)品主要提出哪些要求？主流半導(dǎo)體供應(yīng)商對醫(yī)療半導(dǎo)體市場有哪些規(guī)劃？全球著名的半導(dǎo)體廠商就
關(guān)鍵字：模擬技術(shù) 電源技術(shù) DSP FPGA 醫(yī)療半導(dǎo)體 MCU和嵌入式微處理器

一種基于Java的可編程嵌入式系統(tǒng)設(shè)計

1. 概述傳統(tǒng)的嵌入式系統(tǒng)設(shè)計的主要目標是找到一種優(yōu)化的體系結(jié)構(gòu)來完成單一的，特定的功能。對這樣的系統(tǒng)來說，ASIC和核心處理器是作為特別的構(gòu)件模塊加以考慮的：設(shè)計者根據(jù)應(yīng)用的要求選擇適當(dāng)?shù)腁SIC，根據(jù)給定的性能要求比如處理器主頻，系統(tǒng)穩(wěn)定性，以及對功耗的要求等選用適當(dāng)?shù)奶幚砥鲀?nèi)核。
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Java FPGA 開發(fā)工具

Tensilica和Tallika共同發(fā)布安全SoC FPGA平臺

Tensilica公司和Tallika公司日前共同發(fā)布基于Tensilica公司Xtensa處理器IP核的可配置安全SoC FPGA/ASIC平臺。該完全經(jīng)過驗證和硅驗證的硬件/軟件平臺對于任意一個需要完整RSA實現(xiàn)方案（包括加密、解密、密鑰對生成加速）和/或集成了硬件安全功能的SoC設(shè)計團隊而言皆是理想選擇。 Tallika安全解決方案包括一顆Tensilica帶有32位AHB/APB骨干總線的Xtensa處理器IP核以及Tallika公司基于鏈表結(jié)構(gòu)的DMA控制器，后者集成了其安全IP核模塊
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Tensilica Tallika FPGA MCU和嵌入式微處理器

ACTEL FPGA挑戰(zhàn)0.1毫瓦

為了應(yīng)對當(dāng)今便攜式設(shè)計人員面臨的挑戰(zhàn)，Actel超低功耗 IGLOO現(xiàn)場可編程門陣列(FPGA) 結(jié)合ARM Cortex-M1處理器技術(shù)，使靜態(tài)功耗只有0.1mW，可應(yīng)用于電子書/PDA、安全U盤（指紋符合才能打開U盤）、存儲解決方案、醫(yī)療、工業(yè)等領(lǐng)域。 Actel 產(chǎn)品市場拓展副總裁Rich Brossart在北京的發(fā)布會上說：“相比于競爭對手的產(chǎn)品功耗，我們的靜態(tài)功耗要低300倍以上。例如某個反熔絲競爭對手，該廠家業(yè)務(wù)轉(zhuǎn)向用戶定制的CSSP；低功耗C
關(guān)鍵字：嵌入式系統(tǒng) 單片機 ACTEL FPGA MCU和嵌入式微處理器

基于FPGA的HSDI接口設(shè)計

HSDI是一種可配置的高速數(shù)據(jù)指揮通道。本文首先介紹兩種高速數(shù)據(jù)接口HSDI A和HSDI B的硬件結(jié)構(gòu)，隨后介紹兩種HSDI接口上信號的時序和功能操作，最后結(jié)合實例重點介紹如何采用FPGA實現(xiàn)HSDI接口的設(shè)計。
關(guān)鍵字： FPGA HSDI 接口設(shè)計

基于CPLD的LED點陣顯示控制器

在系統(tǒng)可編程技術(shù)（ISP—In System Programming）及其在系統(tǒng)可編程系列器件，是90年代迅速發(fā)展起來的一種新技術(shù)和新器件。　　現(xiàn)場可編程器件（FPGA和CPLD）等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計方法，使用原理圖或硬件描述語言（VHDL）等方法來描述電路邏輯關(guān)系，可直接對安裝在目標板上的器件編程。它易學(xué)、易用、簡化了系統(tǒng)設(shè)計，減小了系統(tǒng)規(guī)模，縮短設(shè)計周期，降低了生產(chǎn)設(shè)計成本，從而給電子產(chǎn)品的設(shè)計和生產(chǎn)帶來了革命性的變化。　　1、系統(tǒng)結(jié)構(gòu)
關(guān)鍵字：工業(yè)控制 FPGA CPLD LED 伺服控制

共6376條 402/426 |‹ « 400 401 402 403 404 405 406 407 408 409 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]