fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

基于FPGA的精密離心機(jī)光柵信號(hào)細(xì)分系統(tǒng)

介紹一種基于FPGA的精密離心機(jī)光柵信號(hào)細(xì)分系統(tǒng)。說(shuō)明了光柵信號(hào)的產(chǎn)生過(guò)程和基本處理方法，提出了一種綜合EDA技術(shù)與光柵莫爾條紋電子學(xué)細(xì)分技術(shù)的設(shè)計(jì)方案。通過(guò)VerilogHDL實(shí)現(xiàn)該系統(tǒng)的主要設(shè)計(jì)，并利用ISE軟件進(jìn)行了仿真試驗(yàn)。試驗(yàn)表明,該系統(tǒng)具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點(diǎn)。
關(guān)鍵字： ISE 信號(hào)細(xì)分系統(tǒng) 光柵信號(hào) FPGA

利用XCS40實(shí)現(xiàn)小型聲納的片上系統(tǒng)集成

介紹大規(guī)模、高速度的FPGA在小型漁用聲納系統(tǒng)設(shè)計(jì)中的應(yīng)用。在該系統(tǒng)設(shè)計(jì)中，采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個(gè)系統(tǒng)的功能集成在了一片芯片上。實(shí)踐證明,即降低了成本,又縮短了設(shè)計(jì)和調(diào)試的時(shí)間。
關(guān)鍵字：漁用聲納系統(tǒng) 片上系統(tǒng) FPGA

基于FPGA的音樂(lè)流水燈控制系統(tǒng)

通過(guò) FPGA實(shí)現(xiàn)音樂(lè)流水燈的控制, 實(shí)質(zhì)上就是將不同音階與特定頻率的方波信號(hào)對(duì)應(yīng)起來(lái), 以方波信號(hào)驅(qū)動(dòng)蜂鳴器發(fā)出音樂(lè), 再根據(jù)不同音階來(lái)控制流水燈的閃爍。與借助微處理器實(shí)現(xiàn)樂(lè)曲演奏相比, 以純硬件方式完成樂(lè)曲演奏電路更直觀。EDA工具和硬件描述語(yǔ)言發(fā)揮了強(qiáng)大功能,提供了設(shè)計(jì)可能性。
關(guān)鍵字： ALU 音樂(lè)流水燈 FPGA

基于軟件無(wú)線(xiàn)電的數(shù)字偵聽(tīng)接收機(jī)研究

為實(shí)現(xiàn)頻譜監(jiān)測(cè)、通信偵察等任務(wù)，提出了一種基于軟件無(wú)線(xiàn)電的數(shù)字偵察接收機(jī)的軟、硬件體系結(jié)構(gòu)。該接收機(jī)基于高速數(shù)字信號(hào)處理器、大規(guī)?，F(xiàn)場(chǎng)可編程門(mén)陣列、高速AD芯片、高精度大動(dòng)態(tài)范圍AGC電路，實(shí)現(xiàn)了信號(hào)的寬頻段、寬帶接收；采用盲信號(hào)處理技術(shù)，實(shí)現(xiàn)了對(duì)未知信號(hào)的參數(shù)辨識(shí)、分類(lèi)、盲解調(diào)。
關(guān)鍵字：頻譜監(jiān)測(cè) 軟件無(wú)線(xiàn)電 FPGA

基于FPGA的多軟核圖像處理系統(tǒng)設(shè)計(jì)

介紹以圖像處理為應(yīng)用背景、基于FPGA芯片建立的多軟核系統(tǒng)設(shè)計(jì)。系統(tǒng)中包含兩個(gè)Nios II軟核處理器和兩個(gè)用于進(jìn)行圖像顏色空間轉(zhuǎn)換的CSC MegaCore IP核。兩個(gè)Nios II軟核處理器共享程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器及啟動(dòng)存儲(chǔ)器。在硬件設(shè)計(jì)方面，CSC MegaCore IP作為外圍組件通過(guò)一個(gè)自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統(tǒng)中。在軟件設(shè)計(jì)方面，運(yùn)行在每個(gè)Nios II軟核處理器上的程序通過(guò)硬件Mutex核協(xié)調(diào)對(duì)共享數(shù)據(jù)存儲(chǔ)器的訪(fǎng)問(wèn)。
關(guān)鍵字：圖像處理多軟核系統(tǒng) FPGA

反射式全景視頻實(shí)時(shí)平面顯示技術(shù)的FPGA實(shí)現(xiàn)

介紹了反射式全景圖像展開(kāi)原理，分析了圖像產(chǎn)生鋸齒失真和階梯化現(xiàn)象的原因，提出了解決問(wèn)題的算法，并設(shè)計(jì)了FPGA實(shí)現(xiàn)的系統(tǒng)硬件結(jié)構(gòu)。
關(guān)鍵字：全景圖像鋸齒失真 FPGA

一種基于偏振原理和FPGA的調(diào)光系統(tǒng)設(shè)計(jì)

設(shè)計(jì)了一種光強(qiáng)自動(dòng)調(diào)節(jié)系統(tǒng)。通過(guò)光電傳感電路實(shí)現(xiàn)光電信號(hào)的轉(zhuǎn)換，使用FPGA對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，并以實(shí)驗(yàn)環(huán)境光照強(qiáng)度測(cè)試結(jié)果為參照對(duì)所測(cè)光強(qiáng)進(jìn)行線(xiàn)性變換修正，進(jìn)而查表獲得舵機(jī)偏轉(zhuǎn)角度的控制量，通過(guò)改變偏振片偏振化方向夾角來(lái)調(diào)節(jié)入射光強(qiáng)。自動(dòng)調(diào)光系統(tǒng)測(cè)量精度較高，實(shí)時(shí)調(diào)節(jié)性較好，魯棒性較強(qiáng)。
關(guān)鍵字：光強(qiáng)調(diào)節(jié) 光電傳感 FPGA

同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA技術(shù)實(shí)現(xiàn)

在簡(jiǎn)要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語(yǔ)言對(duì)同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì)，并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線(xiàn)及時(shí)序仿真，取得了正確的設(shè)計(jì)結(jié)果，同時(shí)利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。
關(guān)鍵字：同步數(shù)字復(fù)接 VHDL FPGA

基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

提出了基于FPGA技術(shù)實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方案，并介紹了基群與二次群之間的復(fù)接與分接的系統(tǒng)總體設(shè)計(jì)。硬件電路調(diào)試證明，該方案是行之有效的。
關(guān)鍵字：數(shù)字復(fù)接系統(tǒng) 基群 FPGA

一種基于FPGA的嵌入式塊SRAM的設(shè)計(jì)

文章中提出了一種應(yīng)用于FPGA的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線(xiàn)接口、可配置邏輯、可配置譯碼、高速讀寫(xiě)電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)立的雙端存儲(chǔ)器。
關(guān)鍵字：塊存儲(chǔ)器雙端口 FPGA

利用混合信號(hào)FPGA和先進(jìn)的軟件工具實(shí)現(xiàn)簡(jiǎn)易系統(tǒng)設(shè)計(jì)

過(guò)去十多年間出現(xiàn)了兩類(lèi)集成處理器的FPGA：帶有處理器軟核的FPGA和帶有處理器硬核的FPGA。它們各有其優(yōu)缺點(diǎn)，但其中有些FPGA得以幸存，有的卻慘遭淘汰。問(wèn)題在于嵌入式與 FPGA 設(shè)計(jì)人員的設(shè)計(jì)流程和相反特性究竟在多大程度上阻礙了這些器件的快速采納。
關(guān)鍵字：處理器軟核嵌入式領(lǐng)域 FPGA

基于FPGA的信號(hào)小波實(shí)時(shí)處理方法

根據(jù)小波去噪的原理及特點(diǎn)，提出了用 FPGA實(shí)現(xiàn)小波實(shí)時(shí)信號(hào)處理的方法。實(shí)驗(yàn)結(jié)果證明采用FPGA實(shí)現(xiàn)小波信號(hào)處理能在低信噪比的情況下有效去除噪聲，同時(shí)能夠滿(mǎn)足信號(hào)處理系統(tǒng)的實(shí)時(shí)性要求。
關(guān)鍵字：小波去噪信噪比 FPGA

多相結(jié)構(gòu)采樣率變換器的FPGA實(shí)現(xiàn)

采樣率變換器是多采樣率系統(tǒng)的一個(gè)重要組成部分。詳細(xì)討論了有理數(shù)采樣率變換器的原理，同時(shí)結(jié)合多采樣率系統(tǒng)網(wǎng)絡(luò)的等效變換和FIR濾波器的多相分解形式[1～2]，給出了適合于硬件實(shí)現(xiàn)的一種高效的多相結(jié)構(gòu)，并在Altera公司的FPGA芯片EP1C3T144C6上進(jìn)行了實(shí)現(xiàn)與驗(yàn)證。
關(guān)鍵字：多采樣率系統(tǒng) 多相結(jié)構(gòu) FPGA

激光告警系統(tǒng)的異步FIFO設(shè)計(jì)

介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問(wèn)題。在分析異步FIFO設(shè)計(jì)難點(diǎn)基礎(chǔ)上，提出利用Gray碼計(jì)數(shù)器作為讀寫(xiě)地址編碼，有效地同步了異步信號(hào)，避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生，給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。
關(guān)鍵字：異步FIFO A/D數(shù)據(jù)采樣 FPGA

ISE 12設(shè)計(jì)套件開(kāi)啟FPGA生產(chǎn)力新時(shí)代

賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計(jì)套件，實(shí)現(xiàn)了具有更高設(shè)計(jì)生產(chǎn)力的功耗和成本的突破性?xún)?yōu)化。ISE設(shè)計(jì)套件首次利用“智能”時(shí)鐘門(mén)控技術(shù)，將動(dòng)態(tài)功耗降低多達(dá)30%。此外，該新型套件還提供了基于時(shí)序的高級(jí)設(shè)計(jì)保存功能、為即插即用設(shè)計(jì)提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時(shí)具備第四代部分重配置功能的直觀設(shè)計(jì)流程，可降低多種高性能應(yīng)用的系統(tǒng)成本。
關(guān)鍵字： Xilinx 設(shè)計(jì)套件 FPGA

共6376條 79/426 |‹ « 77 78 79 80 81 82 83 84 85 86 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]