fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

嵌入式安全保密模塊的設(shè)計(jì)及在軟件版權(quán)保護(hù)中的應(yīng)用

本項(xiàng)目設(shè)計(jì)方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過(guò)高密計(jì)算返回安全認(rèn)證碼，通過(guò)安全認(rèn)證碼與密匙校驗(yàn)，為用戶(hù)解決高密數(shù)據(jù)存儲(chǔ)、身份認(rèn)證等很多安全問(wèn)題，這將為軟件版權(quán)的保護(hù)提供有效的途徑。
關(guān)鍵字：嵌入式安全保密模塊軟件版權(quán)保護(hù) FPGA ESMF

經(jīng)典方案分享，光伏并網(wǎng)發(fā)電裝置的系統(tǒng)實(shí)現(xiàn)

系統(tǒng)以FPGA為控制核心，由MOSFET管全橋逆變電路以及其IR2110對(duì)其驅(qū)動(dòng)、SPWM（正弦脈寬調(diào)制）波的生成、電壓電流的檢測(cè)、相位頻率跟蹤等模塊組成。其中SPWM波由在FPGA內(nèi)部由軟件產(chǎn)生的三角波的正弦波經(jīng)數(shù)字比較器比較產(chǎn)生。通過(guò)改變正弦波的幅值來(lái)調(diào)節(jié)調(diào)制比，調(diào)節(jié)SPWM波的占空比，從而調(diào)節(jié)電壓來(lái)達(dá)到功率最大。采用MPPT算法對(duì)系
關(guān)鍵字：光伏并網(wǎng)發(fā)電單相全橋逆變電路 FPGA IR2110 最大功率跟蹤

最經(jīng)典的功率因數(shù)控制器設(shè)計(jì)方案，完整硬件框圖

項(xiàng)目主要的控制算法部分用硬件描述語(yǔ)言實(shí)現(xiàn)，并做成控制模塊添加到FPGA系統(tǒng)中。在軟件設(shè)計(jì)部分，采用μC/OS-II進(jìn)行多任務(wù)調(diào)度來(lái)實(shí)現(xiàn)PC機(jī)的人機(jī)界面控制、本地調(diào)試和遠(yuǎn)程控制接口的通訊等。
關(guān)鍵字：功率因數(shù)控制器 PWM FPGA 功率因數(shù)

7種LED點(diǎn)陣顯示屏及其控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

LED點(diǎn)陣顯示屏是集微電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理技術(shù)于一體的大型顯示屏系統(tǒng)。它以其色彩鮮艷，動(dòng)態(tài)范圍廣，亮度高，壽命長(zhǎng)，工作穩(wěn)定可靠等優(yōu)點(diǎn)而成為眾多顯示媒體以及戶(hù)外作業(yè)顯示的理想選擇。目前，已經(jīng)被廣泛應(yīng)用到軍事、車(chē)站、賓館、體育、新聞、金融、證券、廣告以及交通運(yùn)輸?shù)仍S多行業(yè)。
關(guān)鍵字： LED點(diǎn)陣控制系統(tǒng) 發(fā)光管 FPGA CPLD

基于FPGA的組合導(dǎo)航系統(tǒng)

本項(xiàng)目主要研究基于MicoBlaze導(dǎo)航處理器的組合導(dǎo)航的作用原理及其實(shí)現(xiàn)。目前已經(jīng)完成大部分軟件程序的編制，現(xiàn)已完成外圍電路模塊的研制工作。
關(guān)鍵字：導(dǎo)航 FPGA

基于FPGA的嵌入式多核物聯(lián)網(wǎng)數(shù)據(jù)中心控制器設(shè)計(jì)

我們采用數(shù)據(jù)融合與智能技術(shù)，對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，加以控制地進(jìn)行數(shù)據(jù)的遠(yuǎn)程傳輸，采用高性能多核處理器，進(jìn)行批量數(shù)據(jù)的分析和網(wǎng)絡(luò)狀況的終端顯示。
關(guān)鍵字： FIFO FPGA

基于FPGA的高速采樣顯示電路的實(shí)現(xiàn)

通過(guò)對(duì)被測(cè)信號(hào)的實(shí)時(shí)采樣，利用等效采樣原理，可以將采樣率為1MHz等效為200MHz，提高了被測(cè)信號(hào)的最高頻率，具有成本低，性能可靠，便易升級(jí)的特點(diǎn)。
關(guān)鍵字：采樣 FPGA

基于FPGA的通用網(wǎng)絡(luò)數(shù)據(jù)采集控制器方案

開(kāi)發(fā)一款通用性強(qiáng)的網(wǎng)絡(luò)數(shù)據(jù)采集控制器，適合PC（windows與Unix、Linux系統(tǒng)）與片上系統(tǒng)之間的通信（片上運(yùn)行軟核或硬核嵌入式系統(tǒng)），提取的資源是本地控制器參數(shù)（如PID參數(shù)、射頻信號(hào)幅度相位信息和誤差因子等）。
關(guān)鍵字： MicroBlaze 采集控制器 FPGA

基于FPGA的信息安全系統(tǒng)設(shè)計(jì)

本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片，對(duì)采集到底模擬信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換后通過(guò)3DES算法進(jìn)行加密、然后通過(guò)網(wǎng)絡(luò)傳輸，再經(jīng)過(guò)解密算法解密出明文數(shù)據(jù)。
關(guān)鍵字：信息安全系統(tǒng) RAM IP核 FPGA 乒乓操作

基于FPGA的疲勞駕駛檢測(cè)系統(tǒng)

摘要：駕駛員疲勞駕駛是造成交通死亡事故的重要原因之一。目前檢測(cè)疲勞駕駛主要有檢測(cè)駕駛員生理變化指標(biāo)、駕駛員外部特征變化或者駕駛員行為及其引起的車(chē)輛運(yùn)動(dòng)特征的變化等幾種方法。本項(xiàng)目利用加速度傳感器檢測(cè)疲勞駕駛，以FPGA作為嵌入式控制核心，控制加速度傳感器采集車(chē)輛行駛時(shí)的轉(zhuǎn)向加速度與駕駛員頭部運(yùn)動(dòng)狀態(tài)等信號(hào)。
關(guān)鍵字：疲勞駕駛檢測(cè) 車(chē)在傳感器 FPGA 加速傳感器

軟件數(shù)字收音機(jī)系統(tǒng)，包括原理圖、電路圖及源代碼

本作品FPGA和430為核心部件，通過(guò)控制本振頻率，從而選定不同的電臺(tái)信號(hào)，經(jīng)過(guò)混頻產(chǎn)生10.7M頻率信號(hào)，再經(jīng)過(guò)FPGA解調(diào)，功放放大還原成聲音。在設(shè)計(jì)中，我們盡量采用低功耗器件，力求硬件電路的經(jīng)濟(jì)性和精簡(jiǎn)性，充分發(fā)揮軟件控制靈活方便的特點(diǎn)，來(lái)滿(mǎn)足設(shè)計(jì)要求。
關(guān)鍵字： SDR 430單片機(jī) FPGA VCO 鎖相環(huán)

基于FPGA的RFID讀卡器的完整設(shè)計(jì)

RFID(無(wú)線射頻識(shí)別)技術(shù)，又稱(chēng)為電子標(biāo)簽或者無(wú)線標(biāo)簽識(shí)別，是一種利用無(wú)線射頻通信實(shí)現(xiàn)的非接觸式自動(dòng)識(shí)別技術(shù)，被列為21世紀(jì)最有前途的重要產(chǎn)業(yè)和應(yīng)用技術(shù)之一。
關(guān)鍵字： RFID V2pro FPGA 射頻設(shè)別技術(shù)

自變模無(wú)線電能傳輸全數(shù)字鎖相環(huán)

針對(duì)無(wú)線電能傳輸頻率跟蹤設(shè)計(jì)中傳統(tǒng)鎖相環(huán)電路設(shè)計(jì)復(fù)雜、跟蹤速度慢、鎖相頻帶窄和無(wú)超前滯后環(huán)節(jié)，單獨(dú)模塊設(shè)計(jì)修改繁瑣等問(wèn)題,對(duì)自變模全數(shù)字鎖相環(huán)進(jìn)行改進(jìn), 與傳統(tǒng)的全數(shù)字鎖相環(huán)相比，該鎖相環(huán)采用可變模分頻器，使得中心頻率可變，鎖相范圍增大;通過(guò)前饋回路進(jìn)行鑒頻調(diào)頻，提高了鎖相速度;同時(shí)，其環(huán)路濾波器采用比例積分結(jié)構(gòu)，使得鎖相輸出無(wú)靜差且比例積分參數(shù)依據(jù)相位差自動(dòng)進(jìn)行調(diào)節(jié);通過(guò)參數(shù)設(shè)置可調(diào)節(jié)輸出信號(hào)的相位。應(yīng)用modelsim進(jìn)行仿真，并進(jìn)行實(shí)物驗(yàn)證證實(shí)了該設(shè)計(jì)具有寬范圍的鎖相能力及快速精確的頻率跟蹤性能。
關(guān)鍵字：全數(shù)字鎖相環(huán) 比例積分控制 FPGA 無(wú)線電能傳輸 201706

基于FPGA助力高端存儲(chǔ)器接口設(shè)計(jì)

　　高性能系統(tǒng)設(shè)計(jì)師在滿(mǎn)足關(guān)鍵時(shí)序余量的同時(shí)要力爭(zhēng)獲得更高性能，而存儲(chǔ)器接口設(shè)計(jì)則是一項(xiàng)艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來(lái)把數(shù)據(jù)和時(shí)鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時(shí)鐘來(lái)鎖存數(shù)據(jù)，此舉可消除接口控制問(wèn)題(例如在存儲(chǔ)器和FPGA間的信號(hào)傳遞時(shí)間)，但也為設(shè)計(jì)師帶來(lái)了必須解決的新挑戰(zhàn)。　　關(guān)鍵問(wèn)題之一就是如何滿(mǎn)足各種讀取數(shù)據(jù)捕捉需求以實(shí)現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來(lái)越小，該問(wèn)題也益發(fā)重要;同時(shí)，更具挑戰(zhàn)性的問(wèn)題是，如何讓接收到的時(shí)鐘與數(shù)據(jù)中心對(duì)準(zhǔn)
關(guān)鍵字： FPGA 存儲(chǔ)器

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

　　心率計(jì)是常用的醫(yī)學(xué)檢查設(shè)備，實(shí)時(shí)準(zhǔn)確的心率測(cè)量在病人監(jiān)控、臨床治療及體育競(jìng)賽等方面都有著廣泛的應(yīng)用。心率測(cè)量包括瞬時(shí)心率測(cè)量和平均心率測(cè)量。瞬時(shí)心率不僅能夠反映心率的快慢。同時(shí)能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個(gè)參數(shù)在測(cè)量時(shí)都是必要的?！　y(cè)量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時(shí)間間隔內(nèi)計(jì)算R波(或脈搏波)的脈沖個(gè)數(shù)，然后將脈沖計(jì)數(shù)乘以一個(gè)適當(dāng)?shù)某?shù)測(cè)量心率的。這種方法的缺點(diǎn)是測(cè)量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測(cè)量相鄰R波之間的時(shí)間，再
關(guān)鍵字： FPGA 分頻

共6376條 89/426 |‹ « 87 88 89 90 91 92 93 94 95 96 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]