fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

iPhone 7中的FPGA芯片將是蘋果AI之路上的關(guān)鍵

　　據(jù)外媒報(bào)道，iPhone 7上市都快一個(gè)月了，拆解網(wǎng)站如iFixit和Chipworks早已將它大卸八塊。在內(nèi)部零配件上，恐怕現(xiàn)下最令人驚訝的就是蘋果用了高通和英特爾兩個(gè)公司的基帶。　　不過，這密密麻麻的內(nèi)部零配件中，有一個(gè)小芯片卻被人們忽視了，它就是FPGA，也就是所謂的現(xiàn)場可編程門陣列，而這顆芯片未來可進(jìn)行重新編程和配置。最重要的是，此類芯片在數(shù)據(jù)中心一直是機(jī)器學(xué)習(xí)的發(fā)動(dòng)機(jī)。此外，這也是iPhone首次用上FPGA芯片。　　“蘋果此舉非常有趣，也絕對的一反常態(tài)，”研
關(guān)鍵字： FPGA 蘋果

基于SOPC的現(xiàn)場總線多通道實(shí)時(shí)溫度采集系統(tǒng)設(shè)計(jì)

引言溫度是表征物體冷熱程度的物理量，是工業(yè)生產(chǎn)中常見和最基本的參數(shù)之一，在生產(chǎn)過程中常常需要對溫度進(jìn)行監(jiān)控。傳統(tǒng)的溫度采集系統(tǒng)，通常采用單片機(jī)或數(shù)字信號處理器DSP作為微控制器，控制模數(shù)轉(zhuǎn)換器ADC及其他外
關(guān)鍵字：溫度采集 FPGA NiosII PROFIBUS

基于DSP和FPGA的編碼器信號測量及處理的通用模塊

隨著科學(xué)技術(shù)的飛速發(fā)展，自動(dòng)控制系統(tǒng)在各領(lǐng)域中的應(yīng)用越來越多，特別是計(jì)算機(jī)自動(dòng)控制系統(tǒng)已成為現(xiàn)代科學(xué)技術(shù)、軍事工程和現(xiàn)代工業(yè)等領(lǐng)域不可缺少的部分。因而，自動(dòng)控制元件如作為動(dòng)力裝置的各種電動(dòng)機(jī)、發(fā)電機(jī)和
關(guān)鍵字： DSP FPGA 增量式編碼器

拆解安捷倫電源/測量單元(SMU)

Dave Jones在5年時(shí)間里，上傳了超過600個(gè)電子類的視頻。在每周二，Jones會(huì)拆解一個(gè)不錯(cuò)的設(shè)備(當(dāng)然，有時(shí)候沒有那么好)，Jones并不是簡單地把盒子破壞、打開，他會(huì)用他豐富的電子設(shè)計(jì)知識(shí)來說明這個(gè)設(shè)備是怎么設(shè)計(jì)
關(guān)鍵字：拆解 FPGA CPLD Xilinx 安捷倫

基于DSP的頻率特性分析儀設(shè)計(jì)

頻率特性分析儀可以對被測網(wǎng)絡(luò)的頻率特性進(jìn)行快速的動(dòng)態(tài)測量，得出被測網(wǎng)絡(luò)傳輸特性，并將測量結(jié)果以數(shù)據(jù)或圖形的形式實(shí)時(shí)顯示。傳統(tǒng)的掃頻儀大多結(jié)構(gòu)復(fù)雜、體積龐大、價(jià)格昂貴且操作復(fù)雜。因此，具有低成本、數(shù)字化
關(guān)鍵字：直接數(shù)字頻率合成數(shù)字信號處理器 FPGA 頻率特性測試

遠(yuǎn)程高精度溫度數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

0 引言常用的溫度傳感器有熱電阻、集成溫度傳感器和數(shù)字式溫度傳感器等多種。熱電阻因其測量精度高，且性能穩(wěn)定，在高精度溫度測量中占有重要的地位。通常在傳感器信號經(jīng)信號調(diào)理，采用12bit、16bitAD器件對傳感器的
關(guān)鍵字：過采樣溫度數(shù)據(jù)采集 32位單片機(jī) TCP／IP 熱電阻

基于ip―iq法的并聯(lián)有源濾波器在微網(wǎng)中的應(yīng)用

首先分析了基于三相瞬時(shí)無功理論的ip―iq諧波電流檢測法的基本原理，將基于ip―iq法的并聯(lián)有源濾波器應(yīng)用于微網(wǎng)系統(tǒng)，分析有源濾波器的控制方式，并在SIMULINK中建立接有非線性負(fù)載的微電網(wǎng)模型，對其基波電流、諧波電流、電網(wǎng)電流和負(fù)載電流進(jìn)行檢測分析，計(jì)算電流畸變率，以證明基于ip―iq諧波電流檢測法的并聯(lián)有源濾波器在微網(wǎng)中應(yīng)用的可行性。
關(guān)鍵字： ip―iq法瞬時(shí)無功功率理論并聯(lián)有源濾波器諧波電流檢測

基于數(shù)字電位計(jì)的X射線探測器偏壓調(diào)節(jié)

針對某X射線探測器輸出信號增益需不斷調(diào)節(jié)以滿足后續(xù)信號采集電路的輸入范圍，其偏置電壓需要精細(xì)調(diào)節(jié)，文章采用數(shù)字電位計(jì)和FPGA設(shè)計(jì)了X射線探測器偏置電壓調(diào)節(jié)系統(tǒng)。闡述了所選數(shù)字電位計(jì)的參數(shù)、特點(diǎn)及內(nèi)部結(jié)構(gòu)，在此基礎(chǔ)上給出了系統(tǒng)的設(shè)計(jì)方案。文章中FPGA采用SPI通信方式對數(shù)字電位計(jì)進(jìn)行配置實(shí)現(xiàn)電阻100KΩ共256檔的調(diào)節(jié)，最終給出實(shí)際測試結(jié)果，驗(yàn)證了采用數(shù)字電位計(jì)實(shí)現(xiàn)偏壓調(diào)節(jié)的靈活性。
關(guān)鍵字： X射線探測器反向偏壓調(diào)節(jié) 數(shù)字電位計(jì) SPI FPGA

基于FPGA軟核的參數(shù)可變的壓力測試系統(tǒng)設(shè)計(jì)

在爆炸場壓力測試中，沖擊波超壓峰值隨著彈藥的當(dāng)量和到爆心距離的變化十分顯著。傳統(tǒng)測試系統(tǒng)的測試參數(shù)難以更改，靈活性差，往往需要重新設(shè)計(jì)電路以滿足不同測試要求。為了提高測試系統(tǒng)的靈活性及電路復(fù)用性，設(shè)計(jì)了基于可配置FPGA軟核的測試系統(tǒng)。通過調(diào)用并修改可移植軟核，以實(shí)現(xiàn)系統(tǒng)的快速設(shè)計(jì)，通過靈活設(shè)置測試參數(shù)完成不同測試任務(wù)。對系統(tǒng)準(zhǔn)確性進(jìn)行了驗(yàn)證，應(yīng)用到靜爆試驗(yàn)中，有效獲得了壓力數(shù)據(jù)。
關(guān)鍵字： FPGA 軟核沖擊波存儲(chǔ)測試

以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能

隨著系統(tǒng)芯片(SoC)設(shè)計(jì)的體積與復(fù)雜度持續(xù)升高，驗(yàn)證作業(yè)變成了瓶頸：占了整個(gè)SoC研發(fā)過程中70% 的時(shí)間。因此，任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證sign-off的方法都是眾人的注目焦點(diǎn)。臺(tái)灣工業(yè)技術(shù)研究院 (工研院
關(guān)鍵字： FPGA SoC 基礎(chǔ) 電路仿真

基于DSP及FPGA的水下目標(biāo)定位系統(tǒng)數(shù)字信號處理模塊設(shè)計(jì)

隨著水下武器和水下航行器等水下目標(biāo)的快速發(fā)展，對其進(jìn)行定位和跟蹤從而檢驗(yàn)其性能的試驗(yàn)具有非常重要的意義，這也是水下目標(biāo)試驗(yàn)場的重要工作內(nèi)容。水下試驗(yàn)場的定位系統(tǒng)根據(jù)被測目標(biāo)是否加裝合作聲信標(biāo)，可以分為
關(guān)鍵字： FPGA DSP 水下目標(biāo)定位數(shù)字信號處理

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸

采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入
一、概述----高速傳輸系統(tǒng)中低速設(shè)備的接入有廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中，被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口
關(guān)鍵字： PCM FPGA 編碼編程

基于FPGA+DSP雷達(dá)導(dǎo)引頭信號處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)

1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
關(guān)鍵字： FPGA DSP 雷達(dá)導(dǎo)引頭關(guān)鍵技術(shù)

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DI
關(guān)鍵字： SDRAM FPGA DDR3 接口設(shè)計(jì)

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機(jī)來描述對DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器