fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

千兆采樣ADC確保直接RF變頻

　　隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計(jì)與架構(gòu)繼續(xù)采用尺寸更小的過(guò)程節(jié)點(diǎn)，一種新的千兆赫ADC產(chǎn)品應(yīng)運(yùn)而生。能以千兆赫速率或更高速率進(jìn)行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達(dá)應(yīng)用的直接RF數(shù)字化帶來(lái)了全新的系統(tǒng)解決方案。　　最先進(jìn)的寬帶ADC技術(shù)可以實(shí)現(xiàn)直接RF采樣。就在不久前，唯一可運(yùn)行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無(wú)法提供超過(guò)7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
關(guān)鍵字： ADC RF 轉(zhuǎn)換器 LVDS FPGA

選擇合適的轉(zhuǎn)換器：JESD204B與LVDS對(duì)比

　　1 為不同應(yīng)用提供不同選擇　　對(duì)于數(shù)據(jù)轉(zhuǎn)換器的高速串行傳輸，不同的應(yīng)用有不同的選擇。十多年來(lái)，數(shù)據(jù)轉(zhuǎn)換器制造商一直選擇LVDS作為主要差分信號(hào)技術(shù)。盡管有些LVDS應(yīng)用可使用更高的數(shù)據(jù)速率，但目前該市場(chǎng)上的轉(zhuǎn)換器廠商可提供的最大LVDS數(shù)據(jù)速率仍然為0.8至1 Gbps。LVDS技術(shù)一直難以滿足轉(zhuǎn)換器的帶寬要求。LVDS受TIA/EIA 644A規(guī)范控制，這是一項(xiàng)LVDS核心制造商的行業(yè)標(biāo)準(zhǔn)。該規(guī)范可作為設(shè)計(jì)人員的最佳實(shí)踐指南，提高不同廠商的LVDS發(fā)送器及接收器兼容性。同樣，沒(méi)有完全遵守LVDS
關(guān)鍵字： JESD204B LVDS 轉(zhuǎn)換器 FPGA PHY

實(shí)現(xiàn)基于USB3.0技術(shù)的高清攝像頭系統(tǒng)設(shè)計(jì)

　　高清圖像質(zhì)量已經(jīng)快速成為現(xiàn)代家庭中多媒體產(chǎn)品的標(biāo)準(zhǔn)配置。在該領(lǐng)域之外的許多應(yīng)用中，更高的分辨率、更好的對(duì)比度、更大的色深和更快的幀率也都越來(lái)越受歡迎，這些應(yīng)用包括安保、醫(yī)療成像和工廠生產(chǎn)線檢測(cè)系統(tǒng)等等。當(dāng)然，盡管增強(qiáng)型成像技術(shù)在不久的將來(lái)更加流行似乎是板上釘釘?shù)氖虑?，但這將取決于支持更高數(shù)據(jù)傳輸能力的先進(jìn)半導(dǎo)體技術(shù)的發(fā)展。本文將以實(shí)例闡述半導(dǎo)體技術(shù)所取得的進(jìn)展。　　雖然USB連接標(biāo)準(zhǔn)開(kāi)始并沒(méi)有引起太多關(guān)注，但從上世紀(jì)90年代中期第一次脫穎而出已經(jīng)改變了很多，它現(xiàn)在已經(jīng)遠(yuǎn)遠(yuǎn)不只是為低數(shù)據(jù)速率的鼠標(biāo)和
關(guān)鍵字： USB FIFO 緩沖器 FPGA 顯示器

駿龍科技最新物聯(lián)網(wǎng)開(kāi)發(fā)套件和電機(jī)驅(qū)動(dòng)方案擴(kuò)展Altera MAX 10 FPGA的應(yīng)用

　　領(lǐng)先的技術(shù)分銷(xiāo)商駿龍科技有限公司發(fā)布了基于Altera MAX® 10的“Mpression Odyssey(奧德賽)”物聯(lián)網(wǎng)開(kāi)發(fā)套件和電機(jī)驅(qū)動(dòng)方案。Altera的MAX® 10 FPGA在低成本、單芯片、瞬時(shí)上電的可編程邏輯器件中提供了先進(jìn)的處理能力，駿龍科技推出的產(chǎn)品進(jìn)一步驗(yàn)證了MAX® 10 FPGA的卓越性能，并進(jìn)一步豐富了Altera公司的工業(yè)解決方案。　　“Mpression Odyssey(奧德賽)”開(kāi)發(fā)套件是一
關(guān)鍵字：駿龍科技物聯(lián)網(wǎng) FPGA

利用FPGA和分解器數(shù)字轉(zhuǎn)換器簡(jiǎn)化角度測(cè)量

　　1 編碼器和分解器的類(lèi)型　　編碼器分為增量和絕對(duì)兩個(gè)基本類(lèi)別。增量編碼器可以監(jiān)控輪軸上的兩個(gè)位置，可以在輪軸每次經(jīng)過(guò)這兩個(gè)位置時(shí)產(chǎn)生A或B脈沖。獨(dú)立的外部電動(dòng)計(jì)數(shù)器然后從這些脈沖解讀出轉(zhuǎn)速和旋轉(zhuǎn)方向。雖然適用于眾多應(yīng)用，但是增量式計(jì)數(shù)器確實(shí)存在某些不足。例如，在輪軸停轉(zhuǎn)情況下，增量編碼器在開(kāi)始運(yùn)行之前必須首先通過(guò)調(diào)回到某個(gè)指定校準(zhǔn)點(diǎn)來(lái)實(shí)現(xiàn)自身校準(zhǔn)。另外，增量式計(jì)數(shù)器易受到電氣干擾的影響，導(dǎo)致發(fā)送到系統(tǒng)的脈沖不準(zhǔn)確，進(jìn)而造成旋轉(zhuǎn)計(jì)數(shù)錯(cuò)誤。不僅如此，許多增量編碼器屬于光電器件，如果對(duì)目標(biāo)應(yīng)用有影響，則
關(guān)鍵字：編碼器分解器 RDC FPGA 脈沖

Tcl在Vivado中的應(yīng)用

　　Xilinx的新一代設(shè)計(jì)套件 Vivado 相比上一代產(chǎn)品 ISE，在運(yùn)行速度、算法優(yōu)化和功能整合等很多方面都有了顯著地改進(jìn)。但是對(duì)初學(xué)者來(lái)說(shuō)，新的約束語(yǔ)言 XDC 以及腳本語(yǔ)言 Tcl 的引入則成為了快速掌握 Vivado 使用技巧的最大障礙，以至于兩年多后的今天，仍有很多用戶缺乏升級(jí)到 Vivado 的信心。　　本文介紹了 Tcl 在 Vivado 中的基礎(chǔ)應(yīng)用，希望起到拋磚引玉的作用，指引使用者在短時(shí)間內(nèi)快速掌握相關(guān)技巧，更好地發(fā)揮 Vivado 在 FPGA 設(shè)計(jì)中的優(yōu)勢(shì)。　　1
關(guān)鍵字： Xilinx VivadoTcl FPGA cells

Altera: FPGA集成硬核浮點(diǎn)DSP

　　1 FPGA浮點(diǎn)運(yùn)算推陳出新　　以往FPGA在進(jìn)行浮點(diǎn)運(yùn)算時(shí)，為符合IEEE 754標(biāo)準(zhǔn)，每次運(yùn)算都需要去歸一化和歸一化步驟，導(dǎo)致了極大的性能瓶頸。因?yàn)檫@些歸一化和去歸一化步驟一般通過(guò)FPGA中的大規(guī)模桶形移位寄存器實(shí)現(xiàn)，需要大量的邏輯和布線資源。通常一個(gè)單精度浮點(diǎn)加法器需要500個(gè)查找表(LUT)，單精度浮點(diǎn)要占用30%的LUT，指數(shù)和自然對(duì)數(shù)等更復(fù)雜的數(shù)學(xué)函數(shù)需要大約1000個(gè)LUT。因此隨著DSP算法越來(lái)越復(fù)雜，F(xiàn)PGA性能會(huì)明顯劣化，對(duì)占用80%～90%邏輯資源的FPGA會(huì)造成嚴(yán)重的布線擁
關(guān)鍵字： Altera FPGA LUT DSP 數(shù)據(jù)通路

三相SPWM波形發(fā)生器的設(shè)計(jì)與仿真

本文提出了一種采用VHDL硬件描述語(yǔ)言設(shè)計(jì)新型三相正弦脈寬調(diào)制（SPWM）波形發(fā)生器的方法。該方法以直接數(shù)字頻率合成技術(shù)(DDS)為核心產(chǎn)生三相SPWM信號(hào)。并且利用VHDL設(shè)計(jì)了死區(qū)時(shí)間可調(diào)的死區(qū)時(shí)間控制器，解決了傳統(tǒng)的模塊電路等待方法很難產(chǎn)生帶精確死區(qū)時(shí)間控制的SPWM信號(hào)的問(wèn)題。該方法在Quartus II 9.1環(huán)境平臺(tái)下進(jìn)行了仿真驗(yàn)證，并將設(shè)計(jì)程序下載到DE2-70實(shí)驗(yàn)板進(jìn)行實(shí)驗(yàn)測(cè)試，用示波器測(cè)試得到了死區(qū)時(shí)間可控制的SPWM波形。
關(guān)鍵字： VHDL SPWM DDS 死區(qū)時(shí)間 FPGA 201505

聲納圖像動(dòng)態(tài)范圍擴(kuò)展與FPGA實(shí)現(xiàn)

本文針對(duì)成像聲納擴(kuò)展圖像動(dòng)態(tài)范圍和增強(qiáng)圖像細(xì)節(jié)的需求，提出了一種基于開(kāi)方運(yùn)算的動(dòng)態(tài)范圍擴(kuò)展方法?；谡n題組研制的多波束成像聲納原理樣機(jī)的研制，分析了數(shù)據(jù)動(dòng)態(tài)范圍壓縮導(dǎo)致圖像細(xì)節(jié)丟失的原因及其對(duì)成像質(zhì)量的影響，采用JPL快速平方根近似算法改善了開(kāi)方運(yùn)算FPGA實(shí)現(xiàn)過(guò)程的資源占用和系統(tǒng)延時(shí)。最后，對(duì)改進(jìn)設(shè)計(jì)方案進(jìn)行了實(shí)驗(yàn)驗(yàn)證，通過(guò)多波束成像聲納系統(tǒng)的消聲水池實(shí)驗(yàn)證明了本文動(dòng)態(tài)范圍擴(kuò)展方法的有效性和可行性，系統(tǒng)成像質(zhì)量改善明顯，達(dá)到優(yōu)化設(shè)計(jì)的預(yù)期目標(biāo)。
關(guān)鍵字：成像聲納動(dòng)態(tài)范圍平方根 FPGA 波束成像 201505

接收機(jī)的中頻處理技術(shù)

本文對(duì)數(shù)字中頻信號(hào)處理技術(shù)進(jìn)行了研究，采用軟件無(wú)線電的設(shè)計(jì)思想和解決方案，提出了一種基于“AD+FPGA”的中頻信號(hào)處理技術(shù)，在頻譜分析儀及信號(hào)分析儀等接收機(jī)中應(yīng)用廣泛。
關(guān)鍵字：數(shù)字中頻軟件無(wú)線電 AD FPGA 分析儀 201505

基于FPGA的LZO實(shí)時(shí)無(wú)損壓縮的硬件設(shè)計(jì)

　　本文通過(guò)對(duì)多種壓縮算法作進(jìn)一步研究對(duì)比后發(fā)現(xiàn)，LZO壓縮算法是一種被稱為實(shí)時(shí)無(wú)損壓縮的算法，LZO壓縮算法在保證實(shí)時(shí)壓縮速率的優(yōu)點(diǎn)的同時(shí)提供適中的壓縮率。如圖1(A)給出了Linux操作系統(tǒng)下常見(jiàn)開(kāi)源壓縮算法的壓縮速率的測(cè)試結(jié)果，LZO壓縮算法速率極快;如圖1(B)給出了Gzip壓縮算法和LZO壓縮算法的壓縮率測(cè)試結(jié)構(gòu)，從圖中可以看出，LZO壓縮算法可以提供平均約50%的壓縮率。　　1 LZO壓縮算法基本原理分析　　1.1 LZO壓縮算法壓縮原理　　LZO壓縮算法采用(重復(fù)長(zhǎng)度L，指回
關(guān)鍵字： LZO FPGA LZSS RAM 壓縮算法

使用FPGA實(shí)現(xiàn)靈活的USB Type-C接口控制

　　1 USB Type-C接口介紹　　二十年前，第一代通用串行總線(Universal Serial Bus, USB 1.0)的出現(xiàn)，為各自為政的電子行業(yè)通信標(biāo)準(zhǔn)注入了互通性。而最新發(fā)布的USB Type-C接口規(guī)范將USB技術(shù)提升到了一個(gè)新的高度，能夠滿足21世紀(jì)電子行業(yè)的需求，同時(shí)也將再一次改變計(jì)算機(jī)、消費(fèi)類(lèi)電子產(chǎn)品以及移動(dòng)設(shè)備之間的互連方式。輕薄、堅(jiān)固、無(wú)需區(qū)分插頭方向的USB Type-C連接器拓展了由USB 3.1超速(SuperSpeed+)規(guī)范定義的各項(xiàng)功能，采用雙通道實(shí)現(xiàn)高達(dá)20
關(guān)鍵字： FPGA USB Type-C 充電器嵌入式

基于FPGA的高可靠全自動(dòng)加樣器

　　1 系統(tǒng)方案　　智能加樣器系統(tǒng)以FPGA為控制核心，通過(guò)控制步進(jìn)電機(jī)的運(yùn)動(dòng)，結(jié)合到位傳感器，控制整個(gè)設(shè)備機(jī)械平臺(tái)的正常運(yùn)轉(zhuǎn);通過(guò)處理液位傳感器信號(hào)和控制泵閥一體模塊，實(shí)現(xiàn)加樣功能;同時(shí)，采用無(wú)線網(wǎng)絡(luò)與安卓手機(jī)通訊，將安卓手機(jī)作為無(wú)線控制終端和數(shù)據(jù)顯示平臺(tái)。系統(tǒng)的設(shè)計(jì)方案如圖1所示。　　為了提高系統(tǒng)加樣速率與效率，設(shè)計(jì)了以試管架作為加樣單位的加樣方式。如圖2所示，系統(tǒng)由步進(jìn)電機(jī)帶動(dòng)機(jī)械推臂和行車(chē)，實(shí)現(xiàn)試管架在進(jìn)樣倉(cāng)、加樣區(qū)與出樣倉(cāng)之間的推動(dòng)轉(zhuǎn)移，并在加樣區(qū)實(shí)現(xiàn)對(duì)試管的依次加樣。這種新型的加樣
關(guān)鍵字： FPGA 傳感器液位探測(cè) 注射器單片機(jī)

【從零開(kāi)始走進(jìn)FPGA】 LCD1602 Hello World

　　前面說(shuō)過(guò)，在C,C++等語(yǔ)言學(xué)習(xí)中，“Hello World”將會(huì)是第一個(gè)學(xué)習(xí)的代碼，但是在FPGA中由于電路驅(qū)動(dòng)的復(fù)雜性，與單片機(jī)雷同，我們無(wú)法在電腦上實(shí)現(xiàn)“Hello World”的顯示，而必須依靠相關(guān)硬件。因此我們不得不在一定的基礎(chǔ)上，才能講解關(guān)于LCD1602字符液晶的驅(qū)動(dòng)，以及Hello World的顯示。　　雷同于前面MCU按鍵消抖動(dòng)移植代碼，此處也可以移植MCU LCD1602驅(qū)動(dòng)代碼。本例程不是Bingo原創(chuàng)，是按照網(wǎng)友“
關(guān)鍵字： FPGA LCD1602

結(jié)合FPGA與DSP的仿人假手控制系統(tǒng)設(shè)計(jì)

　　仿人假手作為肢殘患者重獲人手功能的主要對(duì)象，具有重大的社會(huì)需求。理想的假手應(yīng)具有人手的仿生特征，主要體現(xiàn)在假手構(gòu)造、控制方式與環(huán)境感知3個(gè)方面，但由于其有限的體積和復(fù)雜的傳感器系統(tǒng)，對(duì)控制系統(tǒng)提出了更高的要求。　　現(xiàn)有的控制系統(tǒng)有外置式和內(nèi)置式兩種。外置式控制系統(tǒng)多用于研究型假手，如Cyber Hand，Tokyo Hand，Vanderbilt Hand等，這種控制系統(tǒng)主要用于算法、方案的驗(yàn)證，在殘疾人應(yīng)用上推廣意義較小。內(nèi)置式控制系統(tǒng)在研究型假手和商業(yè)型假手上均有應(yīng)用，其中研究型假手控制系統(tǒng)，
關(guān)鍵字： FPGA DSP