EEPW首頁(yè) >>
主題列表 >>
fpga ip
fpga ip 文章 進(jìn)入fpga ip技術(shù)社區(qū)
LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真
- 采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒,選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個(gè)原型,通過(guò)這個(gè)原型對(duì)硬件性能進(jìn)行仿真,并且還可以在線修改程序,這樣就很容易驗(yàn)證系統(tǒng)的性能,加速軟件開發(fā)調(diào)試流程。經(jīng)過(guò)在FPGA開發(fā)板上的仿真,對(duì)基于LEON2的系統(tǒng)測(cè)試取得了預(yù)期的效果。 0 引 言 近年來(lái),隨著數(shù)字多媒體業(yè)務(wù)和Internet網(wǎng)絡(luò)的迅速發(fā)展,新型數(shù)字機(jī)頂盒可以有效利用我國(guó)巨大的有線電視網(wǎng)絡(luò)資源,完成視頻點(diǎn)播、
- 關(guān)鍵字: LEON2 FPGA
Leon3軟核的FPGA SelectMap接口配置設(shè)計(jì)
- 引言 嵌入式系統(tǒng)的硬件通常包括CPU、存儲(chǔ)器和各種外設(shè)器件,其中CPU是系統(tǒng)的核心,其重要性不言而喻。隨著FPGA和SOPC技術(shù)的發(fā)展,基于FPGA的嵌入式系統(tǒng)與傳統(tǒng)的嵌入式系統(tǒng)相比,具有設(shè)計(jì)周期短、設(shè)計(jì)風(fēng)險(xiǎn)和設(shè)計(jì)成本低、集成度高、靈活性大、維護(hù)和升級(jí)方便、硬件缺陷修復(fù)等優(yōu)點(diǎn)?;贔PGA的嵌入式系統(tǒng)設(shè)計(jì)技術(shù)和市場(chǎng)逐漸成熟,使得嵌入式CPU軟核(如Xilinx公司推出的MicroBlaze、Altera公司的Nios、歐空局開發(fā)的Leon3軟核等)的大量應(yīng)用成為可能。 Virtex系列FP
- 關(guān)鍵字: FPGA SelectMap
基于DSP與FPGA的機(jī)器人聲控系統(tǒng)設(shè)計(jì)方案
- 1 引言 機(jī)器人聽覺(jué)系統(tǒng)主要是對(duì)人的聲音進(jìn)行語(yǔ)音識(shí)別并做出判斷,然后輸出相應(yīng)的動(dòng)作指令控制頭部和手臂的動(dòng)作,傳統(tǒng)的機(jī)器人聽覺(jué)系統(tǒng)一般是以PC機(jī)為平臺(tái)對(duì)機(jī)器人進(jìn)行控制,其特點(diǎn)是用一臺(tái)計(jì)算機(jī)作為機(jī)器人的信息處理核心通過(guò)接口電路對(duì)機(jī)器人進(jìn)行控制,雖然處理能力比較強(qiáng)大,語(yǔ)音庫(kù)比較完備,系統(tǒng)更新以及功能拓展比較容易,但是比較笨重,不利于機(jī)器人的小型化和復(fù)雜條件下進(jìn)行工作,此外功耗大、成本高。 本次設(shè)計(jì)采用了性價(jià)比較高的數(shù)字信號(hào)處理芯片TMS320VC5509作為語(yǔ)音識(shí)別處理器,具有較快的處理速度,使
- 關(guān)鍵字: DSP FPGA
DSP和FPGA在大尺寸激光數(shù)控加工系統(tǒng)中的運(yùn)用
- 激光切割和雕刻以其精度高、視覺(jué)效果好等特性,被廣泛運(yùn)用于廣告業(yè)和航模制造業(yè)。在大尺寸激光加工系統(tǒng)的開發(fā)過(guò)程中,加工速度與加工精度是首先要解決的問(wèn)題。解決速度問(wèn)題的一般方法是在電機(jī)每次運(yùn)動(dòng)前、后設(shè)置加、減速區(qū),但這會(huì)使加工數(shù)據(jù)總量成倍增加。除此之外,龐大的數(shù)據(jù)計(jì)算量也需要一個(gè)專門的高性能處理器來(lái)實(shí)現(xiàn)。 FPGA(現(xiàn)場(chǎng)可編程門陣列)在并行信號(hào)處理方面具有極大的優(yōu)勢(shì)。本系統(tǒng)采用FPGA作為加工數(shù)據(jù)的執(zhí)行器件。這種解決方案突出的特點(diǎn)是讓運(yùn)動(dòng)控制的處理部分以獨(dú)立的、硬件性方式展開,增加系統(tǒng)的性能和可靠性,
- 關(guān)鍵字: DSP FPGA
零基礎(chǔ)學(xué)FPGA (十八) 談可編程邏輯設(shè)計(jì)思想與技巧!對(duì)您肯定有用!
- 今天給大家?guī)?lái)的是我們?cè)贔PGA設(shè)計(jì)中經(jīng)常要遇到的設(shè)計(jì)技巧與思想,即乒乓操作,串并轉(zhuǎn)換,流水線操作和跨時(shí)鐘域信號(hào)的同步問(wèn)題。 之前也看過(guò)一些書,也在網(wǎng)上找過(guò)一些資料,不過(guò)小墨發(fā)現(xiàn)大部分都是理論講解,僅僅是給一個(gè)框圖就沒(méi)事了,或者是好幾個(gè)網(wǎng)站的資料都是一樣的,都是復(fù)制的一個(gè)地方的,僅僅是講解,沒(méi)有實(shí)例,要不就是某個(gè)網(wǎng)站提供源碼,但是要注冊(cè),還要花什么積分,沒(méi)有積分還得要錢...很不利于初學(xué)者的學(xué)習(xí)(人與人之間怎么就不能多點(diǎn)信任呢~還要錢...)。所以小墨想寫這么一篇文章來(lái)介紹一下這4種思想,理論部
- 關(guān)鍵字: FPGA 可編程邏輯設(shè)計(jì)
【從零開始走進(jìn)FPGA】 SignalTap II Logic Analyzer
- 一、為啥別忘了我 嵌入式邏輯分析儀—SigbalTap II,是Altera Quartus II 自帶的嵌入式邏輯分析儀,與Modelsim軟件仿真有所不同,是在線式的仿真,更準(zhǔn)確的觀察數(shù)據(jù)的變化,方便調(diào)試。 很多學(xué)過(guò)單片機(jī)的孩子認(rèn)為,單片機(jī)可以在線單步調(diào)試,而FPGA是并發(fā)的,不能單步調(diào)試,這使得FPGA的調(diào)試學(xué)習(xí)帶來(lái)了困難。其實(shí)這個(gè)說(shuō)法不是完全正確的。別忘了,還有SignalTap II Logic Analyzer。有了這個(gè)嵌入式邏輯分析儀,在調(diào)試多通道或單通道數(shù)據(jù),進(jìn)
- 關(guān)鍵字: FPGA SignalTap
基于FPGA和51單片機(jī)的信號(hào)發(fā)生器設(shè)計(jì)
- 信號(hào)發(fā)生器又稱為波形發(fā)生器是一種常用的信號(hào)源并且廣泛應(yīng)用于電子電路、通信、控制和教學(xué)實(shí)驗(yàn)等領(lǐng)域的重要儀器之一。為了降低傳統(tǒng)函數(shù)信號(hào)發(fā)生器成本,改善信號(hào)發(fā)生器低頻穩(wěn)定性。筆者結(jié)合FPGA和51單片機(jī)產(chǎn)生0.596 Hz頻率精度函數(shù)信號(hào)。筆者設(shè)計(jì)通過(guò)51單片機(jī)控制函數(shù)信號(hào)類型以及相關(guān)參數(shù),用戶可通過(guò)按鍵設(shè)置需要的波形、波形幅度、波形頻率以及方波的占空比、相位。本文設(shè)計(jì)方案不僅具有良好的經(jīng)濟(jì)前景,也可以為當(dāng)代高等教育深化改革做一個(gè)參考方向。 1 系統(tǒng)設(shè)計(jì)方案 1.1 系統(tǒng)硬件設(shè)計(jì) 本文中設(shè)
- 關(guān)鍵字: FPGA 51單片機(jī)
FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之: ModelSim的仿真流程
- 7.3 ModelSim的仿真流程 7.3.1 ModelSim的安裝 ModelSim的最新版本可以從互連網(wǎng)上免費(fèi)得到,需要購(gòu)買的只是License文件。ModelSim的下載地址為http://www.model.com/。打開網(wǎng)站頁(yè)面后可以點(diǎn)擊Download,用戶填寫完一張表格以后可以得到一個(gè)小時(shí)的下載時(shí)間。 獲得License的方法有很多種。 首先可以在線申請(qǐng)License文件,選取“開始→程序→ModelSim SE 5.8c&rar
- 關(guān)鍵字: FPGA ModelSim
FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之: ModelSim仿真工具簡(jiǎn)介
- 7.2 ModelSim仿真工具簡(jiǎn)介 ModelSim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述語(yǔ)言的仿真軟件,該軟件可以用來(lái)實(shí)現(xiàn)對(duì)設(shè)計(jì)的VHDL、Verilog或者是兩種語(yǔ)言混合的程序進(jìn)行仿真,同時(shí)也支持IEEE常見的各種硬件描述語(yǔ)言標(biāo)準(zhǔn)。 無(wú)論從友好的使用界面和調(diào)試環(huán)境來(lái)看,還是從仿真速度和仿真效果來(lái)看,ModelSim都可以算得上是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真軟件。它是惟一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器,是做FPG
- 關(guān)鍵字: FPGA ModelSim
基于Modelsim FLI接口的FPGA仿真技術(shù)
- 1、Modelsim 及 FLI接口介紹 Modelsim是 Model Technology(Mentor Graphics的子公司)的 HDL 硬件描述語(yǔ)言仿真軟件,可以實(shí)現(xiàn) VHDL, Verilog,以及 VHDL-Verilog 混合設(shè)計(jì)的仿真。除此之外,Modelsim還能夠與 C 語(yǔ)言一起實(shí)現(xiàn)對(duì) HDL 設(shè)計(jì)文件的協(xié)同仿真。同時(shí),相對(duì)于大多數(shù)的 HDL 仿真軟件來(lái)說(shuō),Modelsim 在仿真速度上也有明顯優(yōu)勢(shì)。這些特點(diǎn)使 Modelsim 越來(lái)越受到 EDA設(shè)計(jì)者、尤其是 FPGA
- 關(guān)鍵字: Modelsim FPGA
16個(gè)信號(hào)源設(shè)計(jì)匯總,包括無(wú)線電、DDS等
- 信號(hào)發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號(hào)的設(shè)備。在測(cè)量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時(shí),以及測(cè)量元器件的特性與參數(shù)時(shí),用作測(cè)試的信號(hào)源或激勵(lì)源。 無(wú)線電導(dǎo)航數(shù)字信號(hào)源的系統(tǒng)設(shè)計(jì),完整參考方案 本無(wú)線電導(dǎo)航數(shù)字信號(hào)源總體設(shè)計(jì)思想采用直接數(shù)字頻率合成器(DDS)技術(shù),設(shè)計(jì)精確的時(shí)鐘參考源精度、頻率和相位累加器字長(zhǎng)和正弦波函數(shù)表,實(shí)現(xiàn)研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長(zhǎng)和頻率精度的調(diào)制正弦信號(hào)形式。 基于DDFS的程控音頻儀器測(cè)試信號(hào)源
- 關(guān)鍵字: 無(wú)線電 FPGA
基于FPGA的高精度信號(hào)源的設(shè)計(jì)
- 引言 近年來(lái)電子信息技術(shù)飛速發(fā)展,使得各領(lǐng)域?qū)π盘?hào)源的要求不斷提高,不但要求其頻率穩(wěn)定度和準(zhǔn)確度高,頻率改變方便,而且還要求可以產(chǎn)生任意波形,輸出不同幅度的信號(hào)等。DDFS技術(shù)是自上世紀(jì)70年代出現(xiàn)的一種新型的直接頻率合成技術(shù)。DDFS技術(shù)是在信號(hào)的采樣定理的基礎(chǔ)上提出來(lái)的,從“相位”的概念出發(fā),進(jìn)行頻率合成,不但可利用晶體振蕩的高頻率穩(wěn)定度、高準(zhǔn)確度,且頻率改變方便,轉(zhuǎn)換速度快,便于產(chǎn)生任意波形等,因此,DDFS技術(shù)是目前高精密度信號(hào)源的核心技術(shù)。 1 DDFS技
- 關(guān)鍵字: FPGA DDFS
基于DDS跳頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)
- 0 引言 跳頻通信具有較強(qiáng)的抗干擾、抗多徑衰落、抗截獲等能力,已廣泛應(yīng)用于軍事、交通、商業(yè)等各個(gè)領(lǐng)域。頻率合成器是跳頻系統(tǒng)的心臟,直接影響到跳頻信號(hào)的穩(wěn)定性和產(chǎn)生頻率的準(zhǔn)確度。目前頻率合成主要有三種方法:直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法(DDS)。直接模擬合成法利用倍頻(乘法)、分頻(除法)、混頻(加法與減法)及濾波,從單一或幾個(gè)參考頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快(小于100ns),但是體積大、功耗高,目前已基本不用。鎖相環(huán)合成法通過(guò)鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算
- 關(guān)鍵字: DDS FPGA
小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼管動(dòng)態(tài)掃描(下)
- 測(cè)試平臺(tái)設(shè)計(jì) 本實(shí)驗(yàn)主要對(duì)數(shù)碼管驅(qū)動(dòng)引腳的狀態(tài)與預(yù)期進(jìn)行比較和分析,通過(guò)仿真,驗(yàn)證設(shè)計(jì)的正確性和合理性。數(shù)碼管驅(qū)動(dòng)模塊的testbench如下所示: `timescale 1ns/1ns module DIG_LED_DRIVE_tb; reg [23:0]data; reg clk; reg rst_n; wire [7:0]seg; wire [2:0]sel; DIG_LED_DRIVE DIG_LED_DRIVE
- 關(guān)鍵字: FPGA 動(dòng)態(tài)掃描
IP協(xié)議是什么
- 導(dǎo)讀:文主要介紹的是IP協(xié)議是什么,想必大家對(duì)IP協(xié)議并不陌生,但是你知道的具體含義嗎?不知道的話就看來(lái)學(xué)習(xí)一下吧~~~ 1.IP協(xié)議是什么--簡(jiǎn)介 IP(Internet Protocol)協(xié)議的英文名直譯就是:因特網(wǎng)協(xié)議,簡(jiǎn)稱為“網(wǎng)協(xié)”,也就是為計(jì)算機(jī)網(wǎng)絡(luò)相互連接進(jìn)行通信而設(shè)計(jì)的協(xié)議。在因特網(wǎng)中,它是能使連接到網(wǎng)上的所有計(jì)算機(jī)網(wǎng)絡(luò)實(shí)現(xiàn)相互通信的一套規(guī)則,規(guī)定了計(jì)算機(jī)在因特網(wǎng)上進(jìn)行通信時(shí)應(yīng)當(dāng)遵守的規(guī)則。任何廠家生產(chǎn)的計(jì)算機(jī)系統(tǒng),只要遵守 IP協(xié)議就可以與因特網(wǎng)互連互通
- 關(guān)鍵字: IP協(xié)議 TCP/IP IP協(xié)議是什么
fpga ip介紹
您好,目前還沒(méi)有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga ip的理解,并與今后在此搜索fpga ip的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473