16個信號源設(shè)計匯總，包括無線電、DDS等

　　信號發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號的設(shè)備。在測量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時，以及測量元器件的特性與參數(shù)時，用作測試的信號源或激勵源。

　　無線電導(dǎo)航數(shù)字信號源的系統(tǒng)設(shè)計，完整參考方案

　　本無線電導(dǎo)航數(shù)字信號源總體設(shè)計思想采用直接數(shù)字頻率合成器(DDS)技術(shù)，設(shè)計精確的時鐘參考源精度、頻率和相位累加器字長和正弦波函數(shù)表，實現(xiàn)研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長和頻率精度的調(diào)制正弦信號形式。

　　基于DDFS的程控音頻儀器測試信號源設(shè)計

　　文中介紹一種基于DDFS(直接頻率合成)技術(shù)的可編程音頻儀器測試信號源設(shè)計。該系統(tǒng)采用單片機(jī)作為控制器，以FPGA(現(xiàn)場可編程門陣列)作為信號源的主要平臺，利用DDFS技術(shù)產(chǎn)生一個按指數(shù)衰減的頻率可調(diào)正弦衰減信號。

　　石英晶體測試系統(tǒng)中DDS信號源設(shè)計

　　針對π網(wǎng)絡(luò)石英晶體參數(shù)測試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵信號。該測試系統(tǒng)相對于傳統(tǒng)的PC機(jī)測試系統(tǒng)具有設(shè)備簡單、操作方便，較之普通單片機(jī)測試系統(tǒng)又具有資源豐富、運(yùn)算速度更快等優(yōu)點。該系統(tǒng)將以其小巧、快速、操作方便、等優(yōu)點被廣泛采用。

　　基于AT89LV51控制的DBPL編碼信號的信號源系統(tǒng)

　　本文設(shè)計了一種基于AT89LV51單片機(jī)控制的DBPL編碼信號的信號源系統(tǒng)，能夠產(chǎn)生DBPL編碼信號;同時設(shè)計了系統(tǒng)的電源管理模塊，保證系統(tǒng)的正常供電。

　　基于DDS IP核及Nios II的可重構(gòu)信號源設(shè)計

　　本文以全數(shù)字頻率合成技術(shù)——直接數(shù)字頻率合成技術(shù)(DDS)為理論依據(jù)，利用先進(jìn)的片上可編程技術(shù)在一塊FPGA芯片上實現(xiàn)了DDS IP核功能，并將該DDS IP核與Nios II處理器核以及其它外設(shè)封裝到一起，做成一個片上系統(tǒng)，大大簡化了電路的設(shè)計難度。

　　DSP和DDS的三維感應(yīng)測井高頻信號源實現(xiàn)

　　本文采用數(shù)字直接合成技術(shù)，采用專用集成芯片AD9834作為信號產(chǎn)生模塊，由ADSP21992來作為控制器來完成整個系統(tǒng)的設(shè)計。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內(nèi)部有D/A轉(zhuǎn)換器，縮小了信號源的體積，從而滿足了測井儀器的要求。

　　基于TMS320F2812的變頻調(diào)壓功率信號源設(shè)計

　　本文介紹應(yīng)用于儀器和設(shè)備測試的高精度寬頻率功率信號源的設(shè)計。傳統(tǒng)的功率信號源一般采用線性電源或模擬控制的功率開關(guān)變換電源。隨著高性能DSP控制器的出現(xiàn)，使采用數(shù)字化控制的功率開關(guān)變換電源作為功率信號源成為可能，這有利于提高系統(tǒng)的集成化水平和控制功能。

　　基于DDS跳頻信號源的設(shè)計與實現(xiàn)

　　本文所設(shè)計的DDS，結(jié)構(gòu)簡單、硬件資源占用率少，且產(chǎn)生頻率相對準(zhǔn)確。根據(jù)對所需跳頻信號精確度要求的不同，合理配置參數(shù)，協(xié)調(diào)硬件資源與頻率準(zhǔn)確之間的矛盾關(guān)系，最終實現(xiàn)跳頻系統(tǒng)的最優(yōu)配置。

　　基于DDS+PLL的X—Band信號源設(shè)計

　　本文將DDS和PLL技術(shù)結(jié)合起來，采用DDS直接激勵PLL的混合頻率合成方案完成了X波段微波變頻信號源的設(shè)計，一定程度上解決了頻率分辨率、頻率轉(zhuǎn)換速度和相位噪聲的問題，并完成了實機(jī)研制、系統(tǒng)聯(lián)調(diào)試驗和測試。結(jié)果表明，輸出信號的頻譜和相噪特性良好，達(dá)到了預(yù)期的要求。

　　基于FPGA的DDS+DPLL跳頻信號源設(shè)計

　　本文主要研究了一種基于FPAG、自頂向下、模塊化、用于頻率綜合器的全數(shù)字鎖相環(huán)設(shè)計方法。應(yīng)用Verilog硬件描述語言使設(shè)計更加靈活，不僅縮短了設(shè)計周期，而且可實現(xiàn)復(fù)雜的數(shù)字電路系統(tǒng)。

　　基于DSP和DDS的三維感應(yīng)測井高頻信號源實現(xiàn)

　　本文采用數(shù)字直接合成技術(shù)，采用專用集成芯片AD9834作為信號產(chǎn)生模塊，由ADSP21992來作為控制器來完成整個系統(tǒng)的設(shè)計。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內(nèi)部有D/A轉(zhuǎn)換器，縮小了信號源的體積，從而滿足了測井儀器的要求。

　　基于FPGA的高精度信號源的設(shè)計

　　本文的創(chuàng)新點為對DDFS設(shè)計進(jìn)行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，產(chǎn)生了最高頻率可達(dá)9.312 5 MHz.最低頻率分量及頻率分辨率低至MHz量級的正弦信號。

　　遙測艙信號源的設(shè)計與實現(xiàn)

　　本文給出一種基于FPGA的遙測艙信號源的設(shè)計方案及其實現(xiàn)方法。實踐證明，該設(shè)計與實現(xiàn)方法具有獨(dú)特的創(chuàng)意，這種信號源不僅性能穩(wěn)定，而且具有較好的靈活性，滿足使用要求。

　　基于AD9959的多體制雷達(dá)信號源的設(shè)計

　　本文設(shè)計的多體制雷達(dá)信號源是以ADI公司的AD9959為核心，結(jié)合FPGA控制電路、信號放大電路構(gòu)成的。系統(tǒng)可以同時輸出4路相參的信號，頻率范圍為10～150 MHz，每路輸出可以單獨(dú)控制也可以整體控制，用戶可以通過PC機(jī)對系統(tǒng)輸出的信號參數(shù)、樣式進(jìn)行沒定，從而可以很方便地輸出相應(yīng)的雷達(dá)信號。

　　基于AD9858寬帶雷達(dá)信號源的設(shè)計及應(yīng)用

　　本文是在介紹DDS的基本原理的基礎(chǔ)上，利用DDS器件AD9858，并結(jié)合單片機(jī)+CPLD的設(shè)計方法實現(xiàn)寬帶雷達(dá)信號源。

　　VXI總線專用中頻信號源的設(shè)計

　　本文介紹了VXI總線C尺寸專用中頻信號源的設(shè)計，重點描述了VXI總線接口電路和用DDS實現(xiàn)的幅度可控的捷變頻信號源電路。該模塊已成功應(yīng)用于實際的VXI總線雷達(dá)自動測試系統(tǒng)中。