16個(gè)信號(hào)源設(shè)計(jì)匯總，包括無線電、DDS等

　　信號(hào)發(fā)生器是一種能提供各種頻率、波形和輸出電平電信號(hào)的設(shè)備。在測(cè)量各種電信系統(tǒng)或電信設(shè)備的振幅特性、頻率特性、傳輸特性及其它電參數(shù)時(shí)，以及測(cè)量元器件的特性與參數(shù)時(shí)，用作測(cè)試的信號(hào)源或激勵(lì)源。

　　無線電導(dǎo)航數(shù)字信號(hào)源的系統(tǒng)設(shè)計(jì)，完整參考方案

　　本無線電導(dǎo)航數(shù)字信號(hào)源總體設(shè)計(jì)思想采用直接數(shù)字頻率合成器(DDS)技術(shù)，設(shè)計(jì)精確的時(shí)鐘參考源精度、頻率和相位累加器字長(zhǎng)和正弦波函數(shù)表，實(shí)現(xiàn)研制技術(shù)要求的輸出頻率變化范圍、頻率變化步長(zhǎng)和頻率精度的調(diào)制正弦信號(hào)形式。

　　基于DDFS的程控音頻儀器測(cè)試信號(hào)源設(shè)計(jì)

　　文中介紹一種基于DDFS(直接頻率合成)技術(shù)的可編程音頻儀器測(cè)試信號(hào)源設(shè)計(jì)。該系統(tǒng)采用單片機(jī)作為控制器，以FPGA(現(xiàn)場(chǎng)可編程門陣列)作為信號(hào)源的主要平臺(tái)，利用DDFS技術(shù)產(chǎn)生一個(gè)按指數(shù)衰減的頻率可調(diào)正弦衰減信號(hào)。

　　石英晶體測(cè)試系統(tǒng)中DDS信號(hào)源設(shè)計(jì)

　　針對(duì)π網(wǎng)絡(luò)石英晶體參數(shù)測(cè)試系統(tǒng)，采用以STM32F103ZET6型ARM為MCU控制DDS產(chǎn)生激勵(lì)信號(hào)。該測(cè)試系統(tǒng)相對(duì)于傳統(tǒng)的PC機(jī)測(cè)試系統(tǒng)具有設(shè)備簡(jiǎn)單、操作方便，較之普通單片機(jī)測(cè)試系統(tǒng)又具有資源豐富、運(yùn)算速度更快等優(yōu)點(diǎn)。該系統(tǒng)將以其小巧、快速、操作方便、等優(yōu)點(diǎn)被廣泛采用。

　　基于AT89LV51控制的DBPL編碼信號(hào)的信號(hào)源系統(tǒng)

　　本文設(shè)計(jì)了一種基于AT89LV51單片機(jī)控制的DBPL編碼信號(hào)的信號(hào)源系統(tǒng)，能夠產(chǎn)生DBPL編碼信號(hào);同時(shí)設(shè)計(jì)了系統(tǒng)的電源管理模塊，保證系統(tǒng)的正常供電。

　　基于DDS IP核及Nios II的可重構(gòu)信號(hào)源設(shè)計(jì)

　　本文以全數(shù)字頻率合成技術(shù)——直接數(shù)字頻率合成技術(shù)(DDS)為理論依據(jù)，利用先進(jìn)的片上可編程技術(shù)在一塊FPGA芯片上實(shí)現(xiàn)了DDS IP核功能，并將該DDS IP核與Nios II處理器核以及其它外設(shè)封裝到一起，做成一個(gè)片上系統(tǒng)，大大簡(jiǎn)化了電路的設(shè)計(jì)難度。

　　DSP和DDS的三維感應(yīng)測(cè)井高頻信號(hào)源實(shí)現(xiàn)

　　本文采用數(shù)字直接合成技術(shù)，采用專用集成芯片AD9834作為信號(hào)產(chǎn)生模塊，由ADSP21992來作為控制器來完成整個(gè)系統(tǒng)的設(shè)計(jì)。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內(nèi)部有D/A轉(zhuǎn)換器，縮小了信號(hào)源的體積，從而滿足了測(cè)井儀器的要求。

　　基于TMS320F2812的變頻調(diào)壓功率信號(hào)源設(shè)計(jì)

　　本文介紹應(yīng)用于儀器和設(shè)備測(cè)試的高精度寬頻率功率信號(hào)源的設(shè)計(jì)。傳統(tǒng)的功率信號(hào)源一般采用線性電源或模擬控制的功率開關(guān)變換電源。隨著高性能DSP控制器的出現(xiàn)，使采用數(shù)字化控制的功率開關(guān)變換電源作為功率信號(hào)源成為可能，這有利于提高系統(tǒng)的集成化水平和控制功能。

　　基于DDS跳頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

　　本文所設(shè)計(jì)的DDS，結(jié)構(gòu)簡(jiǎn)單、硬件資源占用率少，且產(chǎn)生頻率相對(duì)準(zhǔn)確。根據(jù)對(duì)所需跳頻信號(hào)精確度要求的不同，合理配置參數(shù)，協(xié)調(diào)硬件資源與頻率準(zhǔn)確之間的矛盾關(guān)系，最終實(shí)現(xiàn)跳頻系統(tǒng)的最優(yōu)配置。

　　基于DDS+PLL的X—Band信號(hào)源設(shè)計(jì)

　　本文將DDS和PLL技術(shù)結(jié)合起來，采用DDS直接激勵(lì)PLL的混合頻率合成方案完成了X波段微波變頻信號(hào)源的設(shè)計(jì)，一定程度上解決了頻率分辨率、頻率轉(zhuǎn)換速度和相位噪聲的問題，并完成了實(shí)機(jī)研制、系統(tǒng)聯(lián)調(diào)試驗(yàn)和測(cè)試。結(jié)果表明，輸出信號(hào)的頻譜和相噪特性良好，達(dá)到了預(yù)期的要求。

　　基于FPGA的DDS+DPLL跳頻信號(hào)源設(shè)計(jì)

　　本文主要研究了一種基于FPAG、自頂向下、模塊化、用于頻率綜合器的全數(shù)字鎖相環(huán)設(shè)計(jì)方法。應(yīng)用Verilog硬件描述語言使設(shè)計(jì)更加靈活，不僅縮短了設(shè)計(jì)周期，而且可實(shí)現(xiàn)復(fù)雜的數(shù)字電路系統(tǒng)。

　　基于DSP和DDS的三維感應(yīng)測(cè)井高頻信號(hào)源實(shí)現(xiàn)

　　本文采用數(shù)字直接合成技術(shù)，采用專用集成芯片AD9834作為信號(hào)產(chǎn)生模塊，由ADSP21992來作為控制器來完成整個(gè)系統(tǒng)的設(shè)計(jì)。利用此方法不僅克服了外搭分立元件的干擾，而且AD9834內(nèi)部有D/A轉(zhuǎn)換器，縮小了信號(hào)源的體積，從而滿足了測(cè)井儀器的要求。

　　基于FPGA的高精度信號(hào)源的設(shè)計(jì)

　　本文的創(chuàng)新點(diǎn)為對(duì)DDFS設(shè)計(jì)進(jìn)行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，產(chǎn)生了最高頻率可達(dá)9.312 5 MHz.最低頻率分量及頻率分辨率低至MHz量級(jí)的正弦信號(hào)。

　　遙測(cè)艙信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

　　本文給出一種基于FPGA的遙測(cè)艙信號(hào)源的設(shè)計(jì)方案及其實(shí)現(xiàn)方法。實(shí)踐證明，該設(shè)計(jì)與實(shí)現(xiàn)方法具有獨(dú)特的創(chuàng)意，這種信號(hào)源不僅性能穩(wěn)定，而且具有較好的靈活性，滿足使用要求。

　　基于AD9959的多體制雷達(dá)信號(hào)源的設(shè)計(jì)

　　本文設(shè)計(jì)的多體制雷達(dá)信號(hào)源是以ADI公司的AD9959為核心，結(jié)合FPGA控制電路、信號(hào)放大電路構(gòu)成的。系統(tǒng)可以同時(shí)輸出4路相參的信號(hào)，頻率范圍為10～150 MHz，每路輸出可以單獨(dú)控制也可以整體控制，用戶可以通過PC機(jī)對(duì)系統(tǒng)輸出的信號(hào)參數(shù)、樣式進(jìn)行沒定，從而可以很方便地輸出相應(yīng)的雷達(dá)信號(hào)。

　　基于AD9858寬帶雷達(dá)信號(hào)源的設(shè)計(jì)及應(yīng)用

　　本文是在介紹DDS的基本原理的基礎(chǔ)上，利用DDS器件AD9858，并結(jié)合單片機(jī)+CPLD的設(shè)計(jì)方法實(shí)現(xiàn)寬帶雷達(dá)信號(hào)源。

　　VXI總線專用中頻信號(hào)源的設(shè)計(jì)

　　本文介紹了VXI總線C尺寸專用中頻信號(hào)源的設(shè)計(jì)，重點(diǎn)描述了VXI總線接口電路和用DDS實(shí)現(xiàn)的幅度可控的捷變頻信號(hào)源電路。該模塊已成功應(yīng)用于實(shí)際的VXI總線雷達(dá)自動(dòng)測(cè)試系統(tǒng)中。