首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

  • FPGA是一種集成電路芯片，它屬于專用集成電路（ASIC）領(lǐng)域中的半定制電路。FPGA芯片廣泛應(yīng)用于通信、軍事、汽車、工業(yè)控制等領(lǐng)域。FPGA具有高度的靈活性和可編程性，其內(nèi)部由大量的可編程邏輯塊（Configurable Logic Block，CLB）組成，這些邏輯塊可以通過編程連接成任意的邏輯電路，從而在不重新設(shè)計電路的情況下，通過編程來改變其功能。FPGA的這種特性大大加快了開發(fā)速度并降低了開發(fā)成本。隨著物聯(lián)網(wǎng)、人工智能和5G等技術(shù)的快速發(fā)展，F(xiàn)PGA芯片的市場需求將進一步增加。根據(jù)最新的研究報告
  • 關(guān)鍵字： iCE40 LP/HX  FPGA  萊迪思  可編程解決方案  

國產(chǎn)28納米FPGA流片

  • 珠海鏨芯半導體有限公司（以下簡稱“珠海鏨芯”）近日成功實現(xiàn)28納米流片。鏨芯CERES-1FPGA芯片對標28納米FPGA國際主流架構(gòu)，實現(xiàn)管腳兼容，比特流兼容。配合鏨芯KUIPER-1開發(fā)板，用戶可以無縫銜接國際主流開發(fā)平臺和生態(tài)，實現(xiàn)芯片和開發(fā)板國產(chǎn)化替代。據(jù)珠海鏨芯介紹，CERES-1 FPGA包含60萬個邏輯門，3750個6輸入邏輯查找表，100個用戶IO，180KB片上存儲，10片DSP單元。MPW流片成功驗證珠海鏨芯28納米FPGA技術(shù)成熟度和可靠性。公司下一個里程碑事件是28納米FPGA芯片
  • 關(guān)鍵字： FPGA  EDA  芯片  

Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP

  • 芯片設(shè)計公司Arm今日發(fā)布了針對旗艦智能手機的新一代CPU和GPU IP（設(shè)計方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產(chǎn)品均使用了其最新的Armv9架構(gòu)，基于臺積電3nm制程工藝方案，針對終端設(shè)備在AI應(yīng)用上的性能進行設(shè)計優(yōu)化。此外還將提供軟件工具，讓開發(fā)人員更容易在采用Arm架構(gòu)的芯片上運行生成式AI聊天機器人和其他AI代碼。預(yù)計搭載最新內(nèi)核設(shè)計的手機將于2024年底上市。據(jù)官方介紹，新的CPU與GPU IP是目前旗下同類產(chǎn)品中性能最強的一代，新CPU性能提升3
  • 關(guān)鍵字： arm  CPU  GPU  IP  3nm  

西門子推出 Solido IP 驗證套件，為下一代 IC 設(shè)計提供端到端的芯片質(zhì)量保證

  • ●? ?西門子集成的驗證套件能夠在整個IC設(shè)計周期內(nèi)提供無縫的IP質(zhì)量保證，為IP開發(fā)團隊提供完整的工作流程西門子數(shù)字化工業(yè)軟件日前推出 Solido? IP 驗證套件 (Solido IP Validation Suite)，這是一套完整的自動化簽核解決方案，可為包括標準單元、存儲器和 IP 模塊在內(nèi)的設(shè)計知識產(chǎn)權(quán) (IP) 提供質(zhì)量保證。這一全新的解決方案提供完整的質(zhì)量保證 (QA) 覆蓋范圍，涵蓋所有 IP 設(shè)計視圖和格式，還可提供 “版本到版本” 的 IP 認證，能夠提升完整芯
  • 關(guān)鍵字： 西門子  Solido IP  IC設(shè)計  IC 設(shè)計  

9種單片機常用的軟件架構(gòu)

  • 1.線性架構(gòu)這是最簡單的一種程序設(shè)計方法，也就是我們在入門時寫的，下面是一個使用C語言編寫的線性架構(gòu)示例：#include <reg51.h>  // 包含51系列單片機的寄存器定義// 延時函數(shù)，用于產(chǎn)生一定的延遲void delay(unsigned int count) {unsigned int i;while(count--) {for(i = 
  • 關(guān)鍵字： PCB  FPGA  架構(gòu)  

炬芯科技的智能手表SoC采用了芯原的2.5D GPU IP

  • 芯原股份近日宣布低功耗?AIoT?芯片設(shè)計廠商炬芯科技股份有限公司（炬芯科技，?股票代碼：688049.SH）在其高集成度的雙模藍牙智能手表SoC? ATS3085S和ATS3089系列中采用了芯原低功耗且功能豐富的2.5D圖形處理器（GPU）IP。?炬芯科技的智能手表SoC ATS3085S和ATS3089系列擁有卓越的圖形顯示性能，采用2D+2.5D雙GPU硬件加速配置，支持JPEG硬件解碼，具有高幀率、低功耗等特點。該系列SoC以其高集成度，可實現(xiàn)單
  • 關(guān)鍵字： 炬芯  智能手表  芯原  2.5D GPU IP  

基于FPGA的數(shù)字信號處理--什么是定點數(shù)？

  • 在實際的工程應(yīng)用中，往往會進行大量的數(shù)學運算。運算時除了會用到整數(shù)，很多時候也會用到小數(shù)。而我們知道在數(shù)字電路底層，只有「高電平1」和「低電平0」的存在，那么僅憑 0和1 該如何表示小數(shù)呢？數(shù)字電路中，小數(shù)可以用兩種形式來表示：「定點數(shù)」和「浮點數(shù)」。浮點數(shù)的內(nèi)容我們下篇文章再講，本文只講定點數(shù)。什么是定點數(shù)？首先要明確的是，「定點數(shù)」的說法是相對「浮點數(shù)」來說的。要理解什么是定點數(shù)，可以先從要理解它的名字開始–定是什么？點又是什么？「定點數(shù)」是英語「fixed-point number」的中文翻譯，fi
  • 關(guān)鍵字： FPGA  數(shù)字信號  定點數(shù)  

FPGA是實現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

  • 到2028年，全球工業(yè)4.0市場規(guī)模預(yù)計將超過2790億美元，復合年增長率為16.3%。雖然開發(fā)商和制造商對這種高速增長已經(jīng)習以為常，但其影響才剛剛開始顯現(xiàn)。通過結(jié)合云計算、物聯(lián)網(wǎng)（IoT）和人工智能（AI）的能力，工業(yè)4.0將在未來幾年繼續(xù)提升制造業(yè)的數(shù)字化、自動化和互連計算水平，推動更多企業(yè)擁抱第四次工業(yè)革命。隨著工業(yè)4.0的加速發(fā)展，許多工業(yè)標準和流程將發(fā)生變化，因為許多工業(yè)系統(tǒng)需要先進的計算引擎和多種類型的現(xiàn)代連接標準，包括工業(yè)以太網(wǎng)、Wi-Fi和5G。此外，人們越來越關(guān)注更先進的軟件工具和應(yīng)用，
  • 關(guān)鍵字： FPGA  工業(yè)4.0  Lattice  萊迪思  

一文把TCP/IP協(xié)議講絕了！

  • 本文整理了一些TCP/IP協(xié)議簇中需要必知必會的十大問題，既是面試高頻問題，又是程序員必備基礎(chǔ)素養(yǎng)。一、TCP/IP模型TCP/IP協(xié)議模型（Transmission Control Protocol/Internet Protocol），包含了一系列構(gòu)成互聯(lián)網(wǎng)基礎(chǔ)的網(wǎng)絡(luò)協(xié)議，是Internet的核心協(xié)議?；赥CP/IP的參考模型將協(xié)議分成四個層次，它們分別是鏈路層、網(wǎng)絡(luò)層、傳輸層和應(yīng)用層。下圖表示TCP/IP模型與OSI模型各層的對照關(guān)系。TCP/IP協(xié)議族按照層次由上到下，層層包裝。最上面的是應(yīng)用層
  • 關(guān)鍵字： TCP  IP  協(xié)議  程序員  

銳成芯微亮相北京車展 發(fā)布應(yīng)用于wBMS的藍牙RF IP

  • 25日，北京國際車展火熱開幕，銳成芯微攜旗下車規(guī)級IP亮相車展中國芯展區(qū)，并發(fā)布應(yīng)用于wBMS（無線電池管理系統(tǒng)）的車規(guī)級藍牙RF IP。銳成芯微亮相2024北京車展中國芯展區(qū)（左）隨著電動汽車和新能源市場的快速發(fā)展，電池管理系統(tǒng)的需求也在不斷增加。無線電池管理系統(tǒng)（wBMS）作為提升電池性能、安全性和可靠性的關(guān)鍵技術(shù)之一，正逐漸成為汽車廠商、特別是頭部汽車廠商的關(guān)注焦點。而車規(guī)級藍牙RF IP作為wBMS中的重要組成部分，結(jié)合了藍牙的通信能力和RF IP的定位功能，為實現(xiàn)安全可靠的電池管理保駕護航。立足
  • 關(guān)鍵字： 銳成芯微  wBMS  藍牙RF  IP  

Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V軟處理器的支持，以實現(xiàn)可擴展數(shù)據(jù)處理

  • 高性能FPGA芯片和嵌入式FPGA（eFPGA）硅知識產(chǎn)權(quán)（IP）領(lǐng)域的領(lǐng)先企業(yè)Achronix半導體公司，以及RISC-V工具和IP領(lǐng)域的行業(yè)領(lǐng)導者Bluespec有限公司，日前聯(lián)合宣布推出一系列支持Linux的RISC-V軟處理器，這些處理器都可用于Achronix FPGA產(chǎn)品Speedster?7t系列中。這是業(yè)界首創(chuàng)，Bluespec的RISC-V處理器現(xiàn)在無縫集成到Achronix的二維片上網(wǎng)絡(luò)（2D NoC）架構(gòu)中，簡化了集成，使工程師能夠輕松地將可擴展的處理器添加到他們的Achronix
  • 關(guān)鍵字： Achronix  FPGA  Bluespec  RISC-V  軟處理器  

英特爾? 加速虛擬蜂窩基站路由器解決方案

  • 基于英特爾? FPGA SmartNIC N6000-PL 平臺的英特爾? 加速虛擬蜂窩基站路由器解決方案，助力通信服務(wù)提供商 (CoSP) 提高服務(wù)創(chuàng)收能力.英特爾應(yīng)需而動，推出基于英特爾? FPGA SmartNIC N6000-PL 平臺的英特爾? 加速虛擬蜂窩基站路由器 (vCSR) 解決方案，以更出色的性能、更低的 TCO、更強的可擴展性，以及對于通信設(shè)備互操作性、高時間同步精度和網(wǎng)絡(luò)切片技術(shù)的有力支持，助力通信服務(wù)提供商更快部署和管理其 5G 網(wǎng)絡(luò)，提高服務(wù)創(chuàng)收能力，并在網(wǎng)絡(luò)性能和成本效益之間
  • 關(guān)鍵字： 英特爾  虛擬蜂窩基站  路由器  FPGA  SmartNIC  N6000-PL  

利用英特爾Agilex FPGA 構(gòu)建更具成本效益、更高效的5G無線電

  • 5G 賽道的競爭已鋪開，且迅速延伸到了更多領(lǐng)域。英特爾 FPGA 采用突破性的軟邏輯和集成芯粒技術(shù)，其性能能夠在關(guān)鍵之處發(fā)揮作用，且具備您所需的靈活性。搶先推廣針對效率和降低開發(fā)成本優(yōu)化的英特爾支持平臺。 抓住下一波無線電流行趨勢隨著對無線連接的需求不斷增長，無線電的部署場景日益多樣化，無論是宏觀覆蓋、mMIMO 的用戶容量，或是 mmW 的吞吐量。從商業(yè)移動網(wǎng)絡(luò)到私人企業(yè)和工廠，無線電是與多種頻帶、輸出功率等級、帶寬、不同標準、功能分割以及射頻/天線要求相關(guān)的復雜系統(tǒng)。無線電必須比以往任何時候都更靈活、
  • 關(guān)鍵字： 英特爾  Agilex  FPGA  5G無線電  

FPGA助力高速未來

  • 超級高鐵技術(shù)是一種十分新潮的交通概念，它有望以其高速、低壓系統(tǒng)重新定義移動出行的未來。超級高鐵的核心是在密封管網(wǎng)絡(luò)中，乘客艙在磁懸浮和電力推進下，以超高速度行駛。確保如此復雜系統(tǒng)的無縫運行和安全性需要先進的控制和監(jiān)控功能，而這正是FPGA的用武之地。FPGA提供無與倫比的靈活性、安全性和高性能，可處理各類復雜任務(wù)，包括管理超級高鐵網(wǎng)絡(luò)中的推進、導航和通信等。憑借自身的可重新編程性、行業(yè)領(lǐng)先的安全功能和實時數(shù)據(jù)處理能力，F(xiàn)PGA在優(yōu)化超級高鐵運輸系統(tǒng)的效率和可靠性方面發(fā)揮著關(guān)鍵作用，為更快、更安全、更可持續(xù)
  • 關(guān)鍵字： FPGA  萊迪思  Lattice  Swissloop  

新型的FPGA器件將支持多樣化AI/ML創(chuàng)新進程

  • 近日舉辦的GTC大會把人工智能/機器學習（AI/ML）領(lǐng)域中的算力比拼又帶到了一個新的高度，這不只是說明了通用圖形處理器（GPGPU）時代的來臨，而是包括GPU、FPGA和NPU等一眾數(shù)據(jù)處理加速器時代的來臨，就像GPU以更高的計算密度和能效勝出CPU一樣，各種加速器件在不同的AI/ML應(yīng)用或者細分市場中將各具優(yōu)勢，未來并不是只要貴的而是更需要對的。此次GTC上新推出的用于AI/ML計算或者大模型的B200芯片有一個顯著的特點，它與傳統(tǒng)的圖形渲染GPU大相徑庭并與上一代用于AI/ML計算的GPU很不一樣。
  • 關(guān)鍵字： FPGA  AI  ML  Achronix  
共7088條 3/473 « 1 2 3 4 5 6 7 8 9 10 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473