首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga ip

帶硬件地址識(shí)別的UART IP的設(shè)計(jì)和實(shí)現(xiàn)

  • 在通信和控制系統(tǒng)中，常使用異步串行通信控制器（UART）實(shí)現(xiàn)系統(tǒng)輔助信息的傳輸。為實(shí)現(xiàn)多點(diǎn)通信，通常用軟件識(shí)別發(fā)往本站點(diǎn)或其它站點(diǎn)的數(shù)據(jù)，這會(huì)加大CPU的開銷。介紹了一種基于FPGA的UART IP，由硬件實(shí)現(xiàn)多點(diǎn)通信時(shí)的數(shù)據(jù)過濾功能，降低了CPU的負(fù)擔(dān)，提高了系統(tǒng)性能。
  • 關(guān)鍵字： UART  IP  FPGA  

H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)與實(shí)現(xiàn)

  • 設(shè)計(jì)了一種H.264標(biāo)準(zhǔn)的CAVLC編碼器，對(duì)原有軟件流程進(jìn)行部分改進(jìn)，提出了并行處理各編碼子模塊的算法結(jié)構(gòu)。
  • 關(guān)鍵字： 變長編碼  非零系數(shù)級(jí)編碼  FPGA  

FPGA/CPLD狀態(tài)機(jī)穩(wěn)定性研究

  • 在FPGA/CPLD設(shè)計(jì)中,狀態(tài)機(jī)是最典型、應(yīng)用最廣泛的時(shí)序電路模塊,如何設(shè)計(jì)一個(gè)穩(wěn)定可靠的狀態(tài)機(jī)是我們必須面對(duì)的問題.
  • 關(guān)鍵字： 時(shí)序電路  狀態(tài)機(jī)  FPGA  

數(shù)字變頻的FPGA實(shí)現(xiàn)

  • 本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過一個(gè)具體的實(shí)例，給出了FPGA實(shí)現(xiàn)的具體過程。
  • 關(guān)鍵字： 數(shù)字變頻  VHDL  FPGA  

時(shí)延估計(jì)算法的FPGA實(shí)現(xiàn)

  • 時(shí)延估計(jì)是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問題，提出了利用相關(guān)計(jì)算法實(shí)現(xiàn)時(shí)延估計(jì)，并通過互譜插值提高估計(jì)精度。結(jié)合FPGA器件特性，運(yùn)用VHDL語言編程，實(shí)現(xiàn)了整個(gè)相關(guān)算法。利用QuartusⅡ和Mat
  • 關(guān)鍵字： 時(shí)延估計(jì)  估計(jì)精度  FPGA  內(nèi)插  

利用FPGA夾層卡實(shí)現(xiàn)I/O設(shè)計(jì)靈活性

  • 面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來部署系統(tǒng)日益重要的外部 I/O 接口.
  • 關(guān)鍵字： IO標(biāo)準(zhǔn)  可配置  FPGA  

SOPC系統(tǒng)的智能命令行設(shè)計(jì)

  • 相對(duì)其他成熟的計(jì)算機(jī)體系，SOPC系統(tǒng)現(xiàn)在還沒有命令行。為了更好的推廣SOPC應(yīng)用，筆者開發(fā)了一個(gè)智能的命令行模塊，可以調(diào)用系統(tǒng)中的任意函數(shù)，降低了開發(fā)人員的使用難度。
  • 關(guān)鍵字： SOPC  命令行  FPGA  

DDR3存儲(chǔ)器接口控制器IP加速了數(shù)據(jù)處理應(yīng)用

  • DDR3存儲(chǔ)器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應(yīng)用的性能。然而，和過去幾代（DDR和DDR2）器件相比，DDR3存儲(chǔ)器器件有了一些新的要求。為了充分利用和發(fā)揮DDR3存儲(chǔ)器的優(yōu)點(diǎn)，使用一個(gè)高效且易于使用的DDR3存儲(chǔ)器接口控制器是非常重要的。視屏處理應(yīng)用就是一個(gè)很好的示例，說明了DDR3存儲(chǔ)器系統(tǒng)的主要需求以及在類似數(shù)據(jù)流處理系統(tǒng)中DDR3接口所需的特性。
  • 關(guān)鍵字： DDR3  存儲(chǔ)器  IP  接口控制器  

使用FPGA 控制VGA 顯示

  • 顯示器因?yàn)槠漭敵鲂畔⒘看?，輸出形式多樣等特點(diǎn)已經(jīng)成為現(xiàn)在大多數(shù)設(shè)計(jì)的常用輸出設(shè)備。在 FPGA 的設(shè)計(jì)中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號(hào)。這個(gè)示例在 RHicSP2200B FPGA 開發(fā)板/學(xué)習(xí)板上使用 VGA 接口在顯示器上顯示了文字以及簡單的圖形，可以作為VGA 顯示設(shè)計(jì)的參考，如果在使用這個(gè)例子的過程
  • 關(guān)鍵字： VGA  接口  FPGA  

如何有效防止FPGA設(shè)計(jì)被克??？

  • 據(jù)估計(jì)，目前盛行的假冒電子產(chǎn)品已經(jīng)占到整個(gè)市場份額的10%，這一數(shù)據(jù)得到了美國反灰色市場和反假冒聯(lián)盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級(jí)電子OEM公司組成的一個(gè)行業(yè)組織。據(jù)該組織估計(jì)，制造商因盜版造成的損失超過1000億美元，而對(duì)最終用戶來說，信譽(yù)損毀和可靠性問題帶來的隱性成本則更難以確定。
  • 關(guān)鍵字： AGMA  可編程邏輯  FPGA  

基于FPGA的DDR內(nèi)存條的控制研究

  • 隨著數(shù)據(jù)存儲(chǔ)量的日益加大以及存儲(chǔ)速度的加快，大容量的高速存儲(chǔ)變得越來越重要。內(nèi)存條既能滿足大容量的存儲(chǔ)又能滿足讀寫速度快的要求，這樣使得對(duì)內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原理，內(nèi)存條電路設(shè)計(jì)的注意事項(xiàng)，以及如何使用FPGA實(shí)現(xiàn)對(duì)DDR內(nèi)存條的控制，最后給出控制的仿真波形。
  • 關(guān)鍵字： DDR  內(nèi)存條  FPGA  

FPGA控制CLC5958型A/D轉(zhuǎn)換器高速PCI采集

  • 　隨著信息技術(shù)的發(fā)展，基于微處理器的數(shù)字信號(hào)處理在測控、通訊、雷達(dá)等各個(gè)領(lǐng)域得到廣泛的應(yīng)用。被處理的模擬信號(hào)也在向高頻、寬帶方面發(fā)展，但這需要高速、高分辨率的數(shù)字采集卡以將模擬信號(hào)數(shù)字化。美國國家半導(dǎo)體公司新推出的系列高速、高分辨率模/數(shù)轉(zhuǎn)換器（如CLC5958）就非常適用于需要高速、高分辨率的信號(hào)采集系統(tǒng)。
  • 關(guān)鍵字： CLC5958型  A/D轉(zhuǎn)換器  FPGA  PCI  

基于ARM+FPGA的食用花生油質(zhì)量快速檢測儀的設(shè)計(jì)

  • 采用ARM＋FPGA結(jié)構(gòu)給出一種高性能的便攜式食用花生油質(zhì)量快速分析儀的設(shè)計(jì)。將可編程片上系統(tǒng)應(yīng)用到儀器開發(fā)中，簡化系統(tǒng)硬件電路，提高系統(tǒng)設(shè)計(jì)靈活性。充分利用ARM芯片的高效控制功能結(jié)合FPGA靈活的多硬件接口模擬特性，便于攜帶，適合現(xiàn)場免化學(xué)試劑快速檢測。
  • 關(guān)鍵字： ARM  檢測儀  FPGA  

基于CCD16點(diǎn)數(shù)學(xué)模型的全自動(dòng)焦度計(jì)光學(xué)圖像系統(tǒng)的設(shè)計(jì)

  • 全自動(dòng)焦度儀光學(xué)系統(tǒng)是產(chǎn)品設(shè)計(jì)的核心，為了提高自動(dòng)焦度計(jì)的測量精度，提出一種新的測量圖像。該圖像在建立了16點(diǎn)數(shù)學(xué)模型并推導(dǎo)了鏡片相關(guān)參數(shù)的計(jì)算方法。該算法將16個(gè)點(diǎn)分為四組進(jìn)行計(jì)算，并取各組計(jì)算結(jié)果
  • 關(guān)鍵字： 自動(dòng)焦度計(jì)  16點(diǎn)數(shù)學(xué)模型  FPGA  面陣CCD  

基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)

  • 0 引 言　　本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計(jì)了一個(gè)多路信號(hào)采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言V
  • 關(guān)鍵字： EDA  CPLD  FPGA  
共7088條 93/473 |‹ « 91 92 93 94 95 96 97 98 99 100 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473