首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

基于FPGA的信號小波實(shí)時(shí)處理方法

  • 根據(jù)小波去噪的原理及特點(diǎn)，提出了用 FPGA實(shí)現(xiàn)小波實(shí)時(shí)信號處理的方法。實(shí)驗(yàn)結(jié)果證明采用FPGA實(shí)現(xiàn)小波信號處理能在低信噪比的情況下有效去除噪聲，同時(shí)能夠滿足信號處理系統(tǒng)的實(shí)時(shí)性要求。
  • 關(guān)鍵字： 小波去噪  信噪比  FPGA  

多相結(jié)構(gòu)采樣率變換器的FPGA實(shí)現(xiàn)

  • 采樣率變換器是多采樣率系統(tǒng)的一個重要組成部分。詳細(xì)討論了有理數(shù)采樣率變換器的原理，同時(shí)結(jié)合多采樣率系統(tǒng)網(wǎng)絡(luò)的等效變換和FIR濾波器的多相分解形式[1～2]，給出了適合于硬件實(shí)現(xiàn)的一種高效的多相結(jié)構(gòu)，并在Altera公司的FPGA芯片EP1C3T144C6上進(jìn)行了實(shí)現(xiàn)與驗(yàn)證。
  • 關(guān)鍵字： 多采樣率系統(tǒng)  多相結(jié)構(gòu)  FPGA  

激光告警系統(tǒng)的異步FIFO設(shè)計(jì)

  • 介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問題。在分析異步FIFO設(shè)計(jì)難點(diǎn)基礎(chǔ)上，提出利用Gray碼計(jì)數(shù)器作為讀寫地址編碼，有效地同步了異步信號，避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生，給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。
  • 關(guān)鍵字： 異步FIFO  A/D數(shù)據(jù)采樣  FPGA  

ISE 12設(shè)計(jì)套件開啟FPGA生產(chǎn)力新時(shí)代

  • 賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計(jì)套件，實(shí)現(xiàn)了具有更高設(shè)計(jì)生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE設(shè)計(jì)套件首次利用“智能”時(shí)鐘門控技術(shù)，將動態(tài)功耗降低多達(dá)30%。此外，該新型套件還提供了基于時(shí)序的高級設(shè)計(jì)保存功能、為即插即用設(shè)計(jì)提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時(shí)具備第四代部分重配置功能的直觀設(shè)計(jì)流程，可降低多種高性能應(yīng)用的系統(tǒng)成本。
  • 關(guān)鍵字： Xilinx  設(shè)計(jì)套件  FPGA  

基于FPGA 的二維提升小波變換IP核設(shè)計(jì)

  • 提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu)，該結(jié)構(gòu)只需要7 行數(shù)據(jù)緩存，即可實(shí)現(xiàn)行和列方向同時(shí)進(jìn)行濾波變換。
  • 關(guān)鍵字： 小波變換  數(shù)據(jù)緩存  FPGA  IP核  

基于FPGA控制的IDE磁盤陣列設(shè)計(jì)

  • 設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)存儲系統(tǒng)。該系統(tǒng)采用FPGA實(shí)現(xiàn)了對四個符合ATA-6規(guī)范的、RAID 0配置的IDE磁盤陣列的管理，并配合四個SDRAM實(shí)現(xiàn)對數(shù)據(jù)的高速穩(wěn)定存儲。該磁盤陣列同時(shí)掛四個IDE硬盤，平均數(shù)據(jù)流達(dá)到200MB/s，峰值傳輸速率達(dá)到800MB/s，也可以擴(kuò)展更多硬盤，構(gòu)成大容量的磁盤陣列。
  • 關(guān)鍵字： 高速數(shù)據(jù)存儲  IDE磁盤陣列  FPGA  

軟件無線電數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn)

  • 在數(shù)字下變頻系統(tǒng)實(shí)現(xiàn)方案中，輸入的模擬中頻信號經(jīng)過高速A/D采樣數(shù)字化后與數(shù)控振蕩器NCO(Numerically Controlled Osillator)產(chǎn)生的正交本振信號混頻，然后再由抽取濾波模塊進(jìn)行處理，以輸出低速的低頻或基帶信號。本文以軟件無線電數(shù)字下變頻技術(shù)為研究對象，參考GSM系統(tǒng)建立數(shù)字下變頻系統(tǒng)。
  • 關(guān)鍵字： 數(shù)字變頻  軟件無線電  FPGA  

10Gbps線速轉(zhuǎn)發(fā)引擎的并行流水線設(shè)計(jì)與實(shí)現(xiàn)

  • 設(shè)計(jì)了一種基于FPGA平臺的并行處理流水線結(jié)構(gòu)，配合高速查表，可支持10Gbps接口的報(bào)文轉(zhuǎn)發(fā)。該設(shè)計(jì)已應(yīng)用在國家863計(jì)劃重大課題“可擴(kuò)展到T比特的高性能IPv4/v6路由器基礎(chǔ)平臺及實(shí)驗(yàn)系統(tǒng)”中,并通過測試。
  • 關(guān)鍵字： 并行流水線  高速查表  FPGA  

基于FPGA的雙路可移相任意波形發(fā)生器

  • 本文論述了利用用FPGA來開發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計(jì)思路，詳細(xì)討論了任意波形產(chǎn)生、頻率精確調(diào)整、雙路移相輸出、PWM調(diào)制波產(chǎn)生、D/A轉(zhuǎn)換與濾波電路、鍵盤與顯示等諸方面軟硬件實(shí)現(xiàn)方法。 整個設(shè)計(jì)
  • 關(guān)鍵字： DDS  任意波形發(fā)生器  FPGA  

基于FPGA的全數(shù)字交流伺服系統(tǒng)信號處理

  • 在交流伺服驅(qū)動系統(tǒng)概念的基礎(chǔ)上，提出了基于ACTEL現(xiàn)場可編程邏輯器件APA300的光電編碼器與光柵尺信號處理電路設(shè)計(jì)原理，該電路由4倍頻細(xì)分、辨向電路、計(jì)數(shù)電路組成，信號處理模塊通過VHDL語言實(shí)現(xiàn)。
  • 關(guān)鍵字： 交流伺服系統(tǒng)  VHDL  FPGA  光柵尺信號處理  

主飛行儀表圖形加速顯示系統(tǒng)的FPGA設(shè)計(jì)

  • 針對主飛行顯示儀對圖形處理和顯示的苛刻要求，采用基于儀器總線和擴(kuò)展總線的高速陣列信號處理板的設(shè)計(jì)模式，提出了一種基于硬件加速的PFD圖形顯示設(shè)計(jì)方法。該方法實(shí)現(xiàn)了圖形分層雙緩存交替切換、圖形填充、圖形合成和多通道DMA像素引擎，提高了PFD圖形生成和顯示的實(shí)時(shí)性和可靠性。實(shí)踐證明，該設(shè)計(jì)顯著解決了PFD圖形顯示系統(tǒng)中的速度瓶頸。
  • 關(guān)鍵字： 圖形處理  圖形合成  FPGA  

一種并行存儲器系統(tǒng)的FPGA實(shí)現(xiàn)

  • 圍繞小衛(wèi)星體積小、重量輕和價(jià)格低廉的特點(diǎn)，一個多CPU共享內(nèi)存的系統(tǒng)（CPU仍然采用有相應(yīng)宇航級器件的8086）將是比較合適的選擇。同時(shí)為了提高共享內(nèi)存的數(shù)據(jù)通信帶寬，使其不成為整個系統(tǒng)的瓶頸，本文提出了一個用ASIC設(shè)計(jì)一個共享總線開關(guān)網(wǎng)絡(luò)（簡稱SBSN，下同），組合成Omega網(wǎng)絡(luò)的方案，以消除對某一組內(nèi)存的總線競爭，實(shí)現(xiàn)多CPU對共享分組存儲系統(tǒng)的低位交叉并行訪問。
  • 關(guān)鍵字： 并行存儲器  多CPU共享內(nèi)存  FPGA  

一個進(jìn)位保留加法陣列的HDL代碼生成器

  • 多加數(shù)的加法器是FPGA的一個比較常見的應(yīng)用。仿真對比了其三種實(shí)現(xiàn)方案的性能和所消耗資源，得出進(jìn)位保留加法陣列是首選方案。針對進(jìn)位保留加法陣列實(shí)現(xiàn)的復(fù)雜性給出了一個加法陣列的HDL代碼生成器，極大地簡化了加法陣列的設(shè)計(jì)工作。
  • 關(guān)鍵字： HDL代碼生成器  加法器  FPGA  

基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實(shí)現(xiàn)

  • 提出了基于FPGA對IDE硬盤數(shù)據(jù)進(jìn)行AES加解密的方法。對算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過程對IDE硬盤數(shù)據(jù)傳輸速度的影響。
  • 關(guān)鍵字： AES加解密  IDE  FPGA  

面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計(jì)

  • 對新分組密碼算法SMS4進(jìn)行了FPGA實(shí)現(xiàn)。所設(shè)計(jì)的SMS4算法的IP核主要包括具有加解密功能的非流水線式數(shù)據(jù)通路和實(shí)時(shí)產(chǎn)生子密鑰的密鑰擴(kuò)展模塊，并且支持電子密碼本(ECB)和分組鏈接(CBC)兩種工作模式。提出了一種不含密鑰初始化的運(yùn)行模式，使解密吞吐率提高近一倍。
  • 關(guān)鍵字： 分組密碼  IP核  FPGA  
共7088條 91/473 |‹ « 89 90 91 92 93 94 95 96 97 98 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473