fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

ECP3 FPGA系列:AMC評(píng)估開發(fā)方案

Lattice公司的LatticeECP3 FPGA系列可提供高性能特性如增強(qiáng)的DSP架構(gòu)，高速SERDES和高速源同步接口。LatticeECP3采用65nm技術(shù)，查找表(LUT)高達(dá)149k邏輯單元，支持高達(dá)486個(gè)用戶I/O，提供高達(dá)320個(gè)18times;18乘法
關(guān)鍵字： AMC ECP3 FPGA

30年的低成本創(chuàng)新中國(guó)有句俗話叫“30年河?xùn)|，30年河西”，Altera在1984年發(fā)布了第一款非易失PLD EP300器件，30年間，可編程器件在性能上不斷發(fā)展甚至挑戰(zhàn)摩爾定律，工藝技術(shù)也有了長(zhǎng)足的進(jìn)步，電子設(shè)計(jì)領(lǐng)
關(guān)鍵字： MAX10 FPGA 嵌入式閃存 Altera

杜志傳，鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院上海 200093)0 引言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
關(guān)鍵字： VHDL CPLD／FPGA 電路設(shè)計(jì) 優(yōu)化

FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
關(guān)鍵字： FPGA CPLD 辨識(shí)

Dave Jones在5年時(shí)間里，上傳了超過600個(gè)電子類的視頻。在每周二，Jones會(huì)拆解一個(gè)不錯(cuò)的設(shè)備(當(dāng)然，有時(shí)候沒有那么好)，Jones并不是簡(jiǎn)單地把盒子破壞、打開，他會(huì)用他豐富的電子設(shè)計(jì)知識(shí)來說明這個(gè)設(shè)備是怎么設(shè)計(jì)
關(guān)鍵字：拆解 FPGA CPLD Xilinx 安捷倫

針對(duì)某X射線探測(cè)器輸出信號(hào)增益需不斷調(diào)節(jié)以滿足后續(xù)信號(hào)采集電路的輸入范圍，其偏置電壓需要精細(xì)調(diào)節(jié)，文章采用數(shù)字電位計(jì)和FPGA設(shè)計(jì)了X射線探測(cè)器偏置電壓調(diào)節(jié)系統(tǒng)。闡述了所選數(shù)字電位計(jì)的參數(shù)、特點(diǎn)及內(nèi)部結(jié)構(gòu)，在此基礎(chǔ)上給出了系統(tǒng)的設(shè)計(jì)方案。文章中FPGA采用SPI通信方式對(duì)數(shù)字電位計(jì)進(jìn)行配置實(shí)現(xiàn)電阻100KΩ共256檔的調(diào)節(jié)，最終給出實(shí)際測(cè)試結(jié)果，驗(yàn)證了采用數(shù)字電位計(jì)實(shí)現(xiàn)偏壓調(diào)節(jié)的靈活性。
關(guān)鍵字： X射線探測(cè)器反向偏壓調(diào)節(jié) 數(shù)字電位計(jì) SPI FPGA

近來，Altera公司推出業(yè)界首款浮點(diǎn)FPGA，它集成了硬核IEEE754兼容浮點(diǎn)運(yùn)算功能，提高了DSP性能、設(shè)計(jì)人員的效能和邏輯效率。據(jù)悉，硬核浮點(diǎn)DSP模塊集成在Altera20nmArria10FPGA和SoC中，以及14nmStratix10FPGA和SoC
關(guān)鍵字： DSP FPGA 數(shù)字信號(hào)處理

在所謂的嵌入式設(shè)計(jì)領(lǐng)域，F(xiàn)PGA(可編程邏輯閘陣列)亦可屬于該領(lǐng)域的陣營(yíng)之一，但隨著ARM的開疆辟土，ARM在嵌入式領(lǐng)域也有相當(dāng)優(yōu)異的成績(jī)表現(xiàn)。賽靈思(Xilinx)FAE經(jīng)理羅志愷直言，在產(chǎn)業(yè)界里，同時(shí)具備ARM處理器、PLD與
關(guān)鍵字： FPGA 處理器軟硬協(xié)同

繼手機(jī)之后，智慧眼鏡、智慧手表等穿戴式裝置可望將系統(tǒng)耗電規(guī)格推向新的里程碑，因而也刺激小封裝、低功耗的現(xiàn)場(chǎng)可編程閘陣列(FPGA)導(dǎo)入需求，以扮演顯示器、I/O和相機(jī)子系統(tǒng)與主處理器之間的橋梁，協(xié)助分擔(dān)耗電量
關(guān)鍵字： FPGA 處理器電源效率

摘要：隨著圖像處理技術(shù)及傳感器技術(shù)的不斷發(fā)展，高清數(shù)字圖像取代模擬圖像成為一種趨勢(shì)。設(shè)計(jì)了一種基于HD-SDI技術(shù)的高清圖像處理系統(tǒng)，可通過FPGA+DSP架構(gòu)對(duì)1080P全高清圖像進(jìn)行采集和字符疊加，并實(shí)時(shí)進(jìn)行目標(biāo)提
關(guān)鍵字： HD-SDI 圖像處理 DVI FPGA

摘要：針對(duì)FPGA訪問USB設(shè)備存在傳輸速率低、資源消耗大、開發(fā)復(fù)雜的缺點(diǎn)，提出了一種將ARM處理器與FPGA相結(jié)合實(shí)現(xiàn)高速訪問USB設(shè)備的方案。該方案利用ARM處理器的USB Host讀取USB設(shè)備數(shù)據(jù)井緩存于高速內(nèi)存，采用乒乓
關(guān)鍵字： USB設(shè)備數(shù)據(jù)訪問 FPGA 嵌入式系統(tǒng)

隨著科學(xué)技術(shù)的飛速發(fā)展，自動(dòng)控制系統(tǒng)在各領(lǐng)域中的應(yīng)用越來越多，特別是計(jì)算機(jī)自動(dòng)控制系統(tǒng)已成為現(xiàn)代科學(xué)技術(shù)、軍事工程和現(xiàn)代工業(yè)等領(lǐng)域不可缺少的部分。因而，自動(dòng)控制元件如作為動(dòng)力裝置的各種電動(dòng)機(jī)、發(fā)電機(jī)和
關(guān)鍵字： DSP FPGA 增量式編碼器

OLED作為從設(shè)備，主設(shè)備通過SPI控制協(xié)議和OLED模塊進(jìn)行通信，硬件接口為PMOD接口，OLED模塊內(nèi)部集成SRAM存儲(chǔ)設(shè)備緩存顯示數(shù)據(jù)。OLED模塊使用4wire SPI串行方式,其信號(hào)包含：SCK(時(shí)鐘),CS(片選),MOSI(master output
關(guān)鍵字： NANO2 microblaze FPGA OLED

在可編程技術(shù)發(fā)展的最初階段，可編程能力出現(xiàn)了兩個(gè)極端。一個(gè)極端的代表是單核CPU和DSP單元。這些器件使用含有一系列可執(zhí)行指令的軟件來進(jìn)行編程。對(duì)于編程人員，在概念上以連續(xù)的方式來開發(fā)這些指令，而高級(jí)處理器
關(guān)鍵字： OpenCL FPGA

由于電子設(shè)計(jì)日漸復(fù)雜，設(shè)計(jì)人員通常需要采用各種不同類型的功能，但他們無法具備所有的專業(yè)知識(shí)、資源和時(shí)間。這促使了半導(dǎo)體知識(shí)產(chǎn)權(quán)(SIP)市場(chǎng)的增長(zhǎng)，預(yù)計(jì)2017年將達(dá)到57億美元。某些復(fù)雜設(shè)計(jì)使用的各種SIP模塊甚
關(guān)鍵字： FPGA 低延遲 Altera