fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

挑戰(zhàn)蘋(píng)果！曝谷歌自研Soc Tensor G5進(jìn)入流片階段：臺(tái)積電代工

7月5日消息，縱觀目前手機(jī)市場(chǎng)幾大巨頭，無(wú)一例外都擁有自家的Soc芯片，頭部谷歌自然而然會(huì)走向制造SoC的道路。從Pixel 6系列開(kāi)始，Pixel機(jī)型搭載谷歌定制的Tensor芯片，這顆芯片是基于三星Exynos魔改而來(lái)，只有TPU、ISP以及搭配的TitanM2安全芯片是谷歌自家的技術(shù)。但從Tensor G5開(kāi)始，谷歌將實(shí)現(xiàn)芯片的完全自研，據(jù)報(bào)道，Tensor G5將由臺(tái)積電代工，采用3nm工藝制程，目前已經(jīng)進(jìn)入到了流片階段。所謂流片，就是像流水線一樣通過(guò)一系列工藝步驟制造芯片，該環(huán)節(jié)處于芯片設(shè)計(jì)和芯
關(guān)鍵字：谷歌 Soc 臺(tái)積電 Pixel

泰凌微：公司發(fā)布新產(chǎn)品TLSR925x 系列 SoC

財(cái)聯(lián)社7月3日電，泰凌微公告，TLSR925x系列SoC是公司高性能、低功耗、多協(xié)議、高集成度無(wú)線連接芯片家族的最新一代產(chǎn)品，是國(guó)內(nèi)首顆實(shí)現(xiàn)工作電流低至1mA量級(jí)的多協(xié)議物聯(lián)網(wǎng)無(wú)線SoC(實(shí)測(cè)結(jié)果)。公司預(yù)計(jì)TLSR925x芯片將于2024年內(nèi)實(shí)現(xiàn)批量生產(chǎn)，并在近期開(kāi)始為先導(dǎo)客戶進(jìn)行開(kāi)發(fā)和提供樣品。
關(guān)鍵字：泰凌微 TLSR925x SoC

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根

萊迪思半導(dǎo)體，低功耗可編程器件的領(lǐng)先供應(yīng)商，近日宣布推出兩款全新解決方案，進(jìn)一步鞏固其在安全硬件和軟件領(lǐng)域的領(lǐng)先地位，幫助客戶應(yīng)對(duì)系統(tǒng)安全領(lǐng)域日益嚴(yán)峻的挑戰(zhàn)。全新發(fā)布的萊迪思MachXO5D-NX?系列高級(jí)安全控制FPGA提供加密敏捷算法、集成閃存的硬件可信根功能以及故障安全（fail-safe）遠(yuǎn)程現(xiàn)場(chǎng)更新功能，實(shí)現(xiàn)可靠和安全的產(chǎn)品生命周期管理。此外，萊迪思還推出了最新版本的Lattice Sentry?解決方案集合，其新功能為客戶提供可定制的、基于FPGA的平臺(tái)固件保護(hù)恢復(fù)（PFR）解決方案，且支持最
關(guān)鍵字：萊迪思安全控制 FPGA 加密敏捷性硬件可信根

采用創(chuàng)新的FPGA 器件來(lái)實(shí)現(xiàn)更經(jīng)濟(jì)且更高能效的大模型推理解決方案

摘要本文根據(jù)完整的基準(zhǔn)測(cè)試，將Achronix Semiconductor公司推出的Speedster7t FPGA與GPU解決方案進(jìn)行比較，在運(yùn)行同一個(gè)Llama2 70B參數(shù)模型時(shí)，該項(xiàng)基于FPGA的解決方案實(shí)現(xiàn)了超越性的LLM推理處理。采用 FPGA 器件來(lái)加速LLM 性能，在運(yùn)行 Llama2 70B 參數(shù)模型時(shí)，Speedster7t FPGA 如何與 GPU 解決方案相媲美？證據(jù)是令人信服的——Achronix Speedster7t FPGA通過(guò)提供計(jì)算能力、內(nèi)存帶寬和卓越能效的最佳組合，在
關(guān)鍵字： Achronix FPGA

FPGA比單片機(jī)厲害嗎？

01 前言做單片機(jī)開(kāi)發(fā)的工程師，一般都會(huì)接觸FPGA。有讀者大概問(wèn)了這樣的問(wèn)題：FPGA能做什么？比單片機(jī)厲害嗎？這么說(shuō)吧，F(xiàn)PGA在某方面也能實(shí)現(xiàn)單片機(jī)做的事，在某些領(lǐng)域，F(xiàn)PGA遠(yuǎn)比單片機(jī)強(qiáng)的多。當(dāng)然，F(xiàn)PGA和單片機(jī)各有各的特點(diǎn)，在應(yīng)用上也有一些區(qū)別，本文主要說(shuō)下FPGA厲害的地方。02 關(guān)于FPGAFPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）是一種可編程的硬件設(shè)備，通過(guò)編程可以定義其內(nèi)部邏輯電路的結(jié)構(gòu)和功能，具有高度的靈活性和可定制性。下面說(shuō)說(shuō)FPGA常見(jiàn)的幾大應(yīng)用的領(lǐng)域：通信系統(tǒng)FPGA在通信領(lǐng)域的應(yīng)用可以說(shuō)是
關(guān)鍵字： FPGA 單片機(jī)

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

FPGA是一種集成電路芯片，它屬于專用集成電路（ASIC）領(lǐng)域中的半定制電路。FPGA芯片廣泛應(yīng)用于通信、軍事、汽車、工業(yè)控制等領(lǐng)域。FPGA具有高度的靈活性和可編程性，其內(nèi)部由大量的可編程邏輯塊（Configurable Logic Block，CLB）組成，這些邏輯塊可以通過(guò)編程連接成任意的邏輯電路，從而在不重新設(shè)計(jì)電路的情況下，通過(guò)編程來(lái)改變其功能。FPGA的這種特性大大加快了開(kāi)發(fā)速度并降低了開(kāi)發(fā)成本。隨著物聯(lián)網(wǎng)、人工智能和5G等技術(shù)的快速發(fā)展，F(xiàn)PGA芯片的市場(chǎng)需求將進(jìn)一步增加。根據(jù)最新的研究報(bào)告
關(guān)鍵字： iCE40 LP/HX FPGA 萊迪思可編程解決方案

完美結(jié)合無(wú)線連接、人工智能和安全性的智能家居解決方案

智能家居設(shè)備已經(jīng)深深融入億萬(wàn)家庭中，成為提升我們居家生活便利性的重要工具，但是早期的智能家居設(shè)備往往只能被動(dòng)地接受用戶設(shè)定的指令來(lái)運(yùn)行，顯然這樣的“呆板”無(wú)法滿足用戶的智能化需求?，F(xiàn)在隨著人工智能（AI）技術(shù)的發(fā)展，智能家居設(shè)備正變得越來(lái)越“聰明”，能夠主動(dòng)適應(yīng)并調(diào)整相關(guān)設(shè)定，以更好地配合用戶的生活習(xí)慣與作息規(guī)律。本文將為您介紹人工智能將如何強(qiáng)化智能家居設(shè)備的功能，以及由芯科科技（Silicon Labs）所推出的解決方案，將如何增強(qiáng)智能家居設(shè)備的功能性與安全性。人工智能賦予智能家居設(shè)備自主判斷能力在許多
關(guān)鍵字：智能家居芯科科技 SoC 物聯(lián)網(wǎng)安全

愛(ài)普科技與Mobiveil攜手開(kāi)發(fā)UHS PSRAM控制器，提供SoC業(yè)者全新解決方案

全球客制化存儲(chǔ)芯片解決方案設(shè)計(jì)公司愛(ài)普科技與硅知識(shí)產(chǎn)權(quán)（SIP）、平臺(tái)與IP設(shè)計(jì)服務(wù)供貨商Mobiveil今日宣布，已成功開(kāi)發(fā)出專屬愛(ài)普的Ultra High Speed (UHS) PSRAM的IP控制器，為SoC業(yè)者提供一個(gè)更高性能、更低功耗的全新選擇。Mobiveil結(jié)合愛(ài)普UHS PSRAM存儲(chǔ)芯片超高帶寬和少引腳數(shù)的產(chǎn)品優(yōu)勢(shì)，為控制器和UHS PSRAM設(shè)計(jì)全新接口，優(yōu)化SOC整體性能；對(duì)于有尺寸限制的IoT產(chǎn)品應(yīng)用，提供更簡(jiǎn)易的設(shè)計(jì)，加速上市時(shí)間。Mobiveil 的首席營(yíng)運(yùn)長(zhǎng)&n
關(guān)鍵字：愛(ài)普科技 Mobiveil UHS PSRAM 控制器 SoC

2nm制程：四強(qiáng)爭(zhēng)霸，誰(shuí)是炮灰？

距離 2nm 制程量產(chǎn)還有一年左右的時(shí)間，當(dāng)下，對(duì)于臺(tái)積電、三星和英特爾這三大玩家來(lái)說(shuō)，都進(jìn)入了試產(chǎn)準(zhǔn)備期，新一輪先進(jìn)制程市場(chǎng)爭(zhēng)奪戰(zhàn)一觸即發(fā)。經(jīng)過(guò)多年的技術(shù)積累、發(fā)展和追趕，在工藝成熟度和良率方面，三星、英特爾與臺(tái)積電的差距越來(lái)越小了，在 2nm 時(shí)代，臺(tái)積電依然占據(jù)優(yōu)勢(shì)地位的局面可以預(yù)見(jiàn)，但與 5nm 和 3nm 時(shí)期相比，市場(chǎng)競(jìng)爭(zhēng)恐怕會(huì)激烈得多。三大玩家的 2nm 技術(shù)路線在發(fā)展 2nm 制程技術(shù)方面，臺(tái)積電、三星和英特爾既有相同點(diǎn)，也有不同之處，總體來(lái)看，臺(tái)積電相對(duì)穩(wěn)健，英特爾相對(duì)激進(jìn)，三星則處于居
關(guān)鍵字： SoC

如何從處理器和加速器內(nèi)核中榨取最大性能？

一些設(shè)計(jì)團(tuán)隊(duì)在創(chuàng)建片上系統(tǒng)（SoC）設(shè)備時(shí)，有幸能夠使用最新和最先進(jìn)的技術(shù)節(jié)點(diǎn)，并且擁有相對(duì)不受限制的預(yù)算來(lái)從可信的第三方供應(yīng)商那里獲取知識(shí)產(chǎn)權(quán)（IP）模塊。然而，許多工程師并沒(méi)有這么幸運(yùn)。對(duì)于每一個(gè)「不惜一切代價(jià)」的項(xiàng)目，都有一千個(gè)「在有限預(yù)算下盡你所能」的對(duì)應(yīng)項(xiàng)目。一種從成本較低、早期代、中檔處理器和加速器核心中擠出最大性能的方法是，明智地應(yīng)用緩存。削減成本圖 1 展示了一個(gè)典型的成本意識(shí) SoC 場(chǎng)景的簡(jiǎn)化示例。盡管 SoC 可能由許多 IP 組成，但這里為了清晰起見(jiàn)，只展示了三個(gè)。圖 1SoC 內(nèi)
關(guān)鍵字： SoC

國(guó)產(chǎn)28納米FPGA流片

珠海鏨芯半導(dǎo)體有限公司（以下簡(jiǎn)稱“珠海鏨芯”）近日成功實(shí)現(xiàn)28納米流片。鏨芯CERES-1FPGA芯片對(duì)標(biāo)28納米FPGA國(guó)際主流架構(gòu)，實(shí)現(xiàn)管腳兼容，比特流兼容。配合鏨芯KUIPER-1開(kāi)發(fā)板，用戶可以無(wú)縫銜接國(guó)際主流開(kāi)發(fā)平臺(tái)和生態(tài)，實(shí)現(xiàn)芯片和開(kāi)發(fā)板國(guó)產(chǎn)化替代。據(jù)珠海鏨芯介紹，CERES-1 FPGA包含60萬(wàn)個(gè)邏輯門(mén)，3750個(gè)6輸入邏輯查找表，100個(gè)用戶IO，180KB片上存儲(chǔ)，10片DSP單元。MPW流片成功驗(yàn)證珠海鏨芯28納米FPGA技術(shù)成熟度和可靠性。公司下一個(gè)里程碑事件是28納米FPGA芯片
關(guān)鍵字： FPGA EDA 芯片

晶心科技與Arteris攜手加速RISC-V SoC的采用

亮點(diǎn):-? ?晶心科技與Arteris的合作旨在支持共同客戶越來(lái)越多地采用RISC-V SoC。-?? 專注于基于RISC-V的高性能/低功耗設(shè)計(jì)，涉及消費(fèi)電子、通信、工業(yè)應(yīng)用和AI等廣泛市場(chǎng)。-?? 此次合作展示了與領(lǐng)先的晶心RISC-V處理器IP和Arteris芯片互連IP的集成和優(yōu)化解決方案。Arteris, Inc.是一家領(lǐng)先的系統(tǒng) IP 供應(yīng)商，致力于加速片上系統(tǒng)（SoC）的創(chuàng)建，晶心科技（臺(tái)灣證券交易所股票代碼：6533）是RISC-
關(guān)鍵字：晶心科技 Arteris RISC-V SoC

imec 宣布牽頭建設(shè)亞 2nm 制程 NanoIC 中試線，項(xiàng)目將獲 25 億歐元資金支持

IT之家 5 月 21 日消息，比利時(shí) imec 微電子研究中心今日宣布將牽頭建設(shè) NanoIC 中試線。該先進(jìn)制程試驗(yàn)線項(xiàng)目預(yù)計(jì)將獲得共計(jì) 25 億歐元（IT之家備注：當(dāng)前約 196.5 億元人民幣）的公共和私人捐款支持。NanoIC 中試線是歐洲芯片聯(lián)合企業(yè) Chip JU 指定的四條先進(jìn)半導(dǎo)體中試線項(xiàng)目之一，旨在彌合從實(shí)驗(yàn)室到晶圓廠的差距，通過(guò)小批量生產(chǎn)加速概念驗(yàn)證產(chǎn)品的開(kāi)發(fā)設(shè)計(jì)與測(cè)試。除其主持的 NanoIC 中試線外， imec 還將參與先進(jìn) FD-SOI
關(guān)鍵字：半導(dǎo)體 2nm SoC 制程

9種單片機(jī)常用的軟件架構(gòu)

1.線性架構(gòu)這是最簡(jiǎn)單的一種程序設(shè)計(jì)方法，也就是我們?cè)谌腴T(mén)時(shí)寫(xiě)的，下面是一個(gè)使用C語(yǔ)言編寫(xiě)的線性架構(gòu)示例：#include <reg51.h> // 包含51系列單片機(jī)的寄存器定義// 延時(shí)函數(shù)，用于產(chǎn)生一定的延遲void delay(unsigned int count) {unsigned int i;while(count--) {for(i =
關(guān)鍵字： PCB FPGA 架構(gòu)