fpga) 文章進(jìn)入fpga)技術(shù)社區(qū)

如何在便攜式應(yīng)用中充分發(fā)揮FPGA的優(yōu)勢(shì)

為保持“連通和觸控”，消費(fèi)者越來越依賴其便攜設(shè)備。這些設(shè)備包括智能手機(jī)、個(gè)人媒體播放機(jī)、數(shù)碼照相機(jī)以及...
關(guān)鍵字： FPGA 便攜式應(yīng)用現(xiàn)場(chǎng)可編程門陣列

愛特公司和安富利為顯示應(yīng)用提供全面的解決方案

　　愛特公司(Actel Corporation) 宣布免費(fèi)提供能夠快速、高效地實(shí)現(xiàn)顯示應(yīng)用的設(shè)計(jì)和開發(fā)之參考設(shè)計(jì)，充分反映其用于LCD 解決方案之FPGA產(chǎn)品具有很高的靈活性。這些經(jīng)驗(yàn)證和測(cè)試的參考設(shè)計(jì)使用IGLOO® 視頻演示套件 (Video Demo Kit) 來實(shí)現(xiàn)，而該套件是由愛特、Attodyne 和Avnet Memec 共同開發(fā)的。Avnet Memec已經(jīng)開始供應(yīng)此一套件，而客戶也可通過在線訂購(gòu)或在任何銷售辦事處購(gòu)買。　　愛特公司市場(chǎng)拓展和業(yè)務(wù)發(fā)展副總裁Rich Kapus
關(guān)鍵字： Acte FPGA LCD

基于FPGA和高精度ADC的組合導(dǎo)航系統(tǒng)設(shè)計(jì)

INS／GPS組合導(dǎo)航系統(tǒng)在軍事領(lǐng)域和民用方面的運(yùn)動(dòng)載體中得到了廣泛應(yīng)用。INS是組合導(dǎo)航系統(tǒng)中的核心部分，涉及多個(gè)陀螺儀、多個(gè)加速度計(jì)和溫度傳感器等眾多傳感器數(shù)據(jù)的采集與處理，同時(shí)對(duì)系統(tǒng)運(yùn)算的實(shí)時(shí)性要求也很高。對(duì)于導(dǎo)航計(jì)算機(jī)系統(tǒng)的研究，許多學(xué)者做了大量有益的工作。傳感器數(shù)據(jù)采集現(xiàn)有方案大多采用一片多路△-∑結(jié)構(gòu)的AD芯片采集6路慣性器件信號(hào)，這就造成6路信號(hào)的數(shù)據(jù)采集不能同時(shí)進(jìn)行，在高動(dòng)態(tài)下導(dǎo)致組合導(dǎo)航系統(tǒng)導(dǎo)航精度的下降。本文以TI公司生產(chǎn)的AD變換器AD1274和Altera公司生產(chǎn)的FPGA EPl
關(guān)鍵字： FPGA ADC 高精度組合導(dǎo)航

FPGA在多串口讀數(shù)系統(tǒng)中的應(yīng)用

摘要：主要討論了FPGA在多單片機(jī)串行讀數(shù)系統(tǒng)中的應(yīng)用，在該系統(tǒng)中單片機(jī)通過異步串行通信讀取外部設(shè)備中的數(shù)據(jù)，經(jīng)FPGA緩沖后再送到USB單片機(jī)，最終上傳到計(jì)算機(jī)。文中重點(diǎn)介紹了利用FPGA內(nèi)部雙口RAM構(gòu)建的FIFO在該
關(guān)鍵字：應(yīng)用系統(tǒng) 讀數(shù) 串口 FPGA

OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實(shí)現(xiàn)

摘要：介紹IDFT／DFT可精度在OFDM系統(tǒng)基帶解調(diào)中的重要性，分析定點(diǎn)化DFT輸入功率對(duì)其精度的影響，并在此基礎(chǔ)上采用數(shù)字自動(dòng)增益控制技術(shù)用于DFT前端，以解決過大輸入信號(hào)動(dòng)態(tài)范圍所造成的DFT輸出信噪比惡化的問題。
關(guān)鍵字： FPGA 實(shí)現(xiàn) 研究應(yīng)用系統(tǒng) DAGC OFDM

電信應(yīng)用基于FPGA的功耗優(yōu)化解決方案

引言
針對(duì)中心機(jī)房功耗越來越大的問題，某些電信運(yùn)營(yíng)商制定了采購(gòu)設(shè)備功耗每年降低20%的目標(biāo)。半導(dǎo)體是功耗問題的關(guān)鍵所在，其解決方法是重新設(shè)計(jì)芯片實(shí)施和交付方案，而最新一代FPGA可以說是主要的推動(dòng)力量。通過
關(guān)鍵字：優(yōu)化解決方案功耗 FPGA 應(yīng)用基于電信

Xilinx FPGA的功耗優(yōu)化設(shè)計(jì)

對(duì)于FPGA來說，設(shè)計(jì)人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗，然后再通過優(yōu)化技術(shù)來使FPGA設(shè)計(jì)以及相應(yīng)的PCB板在功率方面效率更高。
靜態(tài)和動(dòng)態(tài)功耗及其變化在90nm工藝時(shí)，電流泄漏問題對(duì)ASIC和
關(guān)鍵字：設(shè)計(jì) 優(yōu)化功耗 FPGA Xilinx

FPGA實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)

摘要：采用基于分布式算法思想的方法來設(shè)計(jì)FIR濾波器，利用FDAt001設(shè)計(jì)系統(tǒng)參數(shù)，計(jì)算濾波器系數(shù)，同時(shí)為了要滿足系統(tǒng)要求考慮系數(shù)的位數(shù)。根據(jù)FIR數(shù)字濾波器結(jié)構(gòu)，對(duì)FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法進(jìn)行分析。
關(guān)鍵詞
關(guān)鍵字： FPGA FIR 抽取濾波器

如何定義RFID標(biāo)簽和讀卡器

作為在供應(yīng)鏈上跟蹤產(chǎn)品的一種手段，RFID在訪問控制和越來越多的傳統(tǒng)應(yīng)用(如售票)中迅速得到采用。RFID系統(tǒng)一...
關(guān)鍵字： RFID 標(biāo)簽讀卡器 TCP/IP FPGA

Xilinx推出ISE設(shè)計(jì)套件11.1版本

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布正式推出ISE® 設(shè)計(jì)套件11.1版本(ISE® Design Suite 11.1)。這一FPGA設(shè)計(jì)解決方案在業(yè)界率先為邏輯、數(shù)字信號(hào)處理、嵌入式處理以及系統(tǒng)級(jí)設(shè)計(jì)提供了完全可互操作的領(lǐng)域?qū)Ｓ迷O(shè)計(jì)流程和工具配置。該新版本為面向多種市場(chǎng)和應(yīng)用的基于FPGA的片上系統(tǒng)解決方案提供了更簡(jiǎn)單、更智能的設(shè)計(jì)方法。賽靈思公司致力于為設(shè)計(jì)人員提供目標(biāo)設(shè)計(jì)平臺(tái)，而ISE 設(shè)計(jì)套件 11.1版本的推出是一個(gè)重要的里程碑。　　為更好地滿足當(dāng)前異常多
關(guān)鍵字： Xilinx FPGA 嵌入式

賽靈思ISE 11.1 量身打造四種工具流程

隨著Xilinx?ISE?設(shè)計(jì)套件11.1的推出，賽靈思在優(yōu)化設(shè)計(jì)方法、更好地滿足不同技能客戶的多樣化需求，以...
關(guān)鍵字：邏輯設(shè)計(jì) 賽靈思嵌入式 DSP FPGA Xilinx ISE

基于FPGA和LVDS技術(shù)的光纜傳輸技術(shù)

為了解決彈上記錄器和地面測(cè)試臺(tái)之間高速數(shù)據(jù)流遠(yuǎn)距離傳輸問題，提出一種利用低電壓差分信號(hào)(LVDS)接口器件實(shí)現(xiàn)數(shù)據(jù)遠(yuǎn)距離傳輸?shù)脑O(shè)計(jì)方案。實(shí)驗(yàn)證明該方案?jìng)鬏斔俣冗_(dá)到20 Mh／s，傳輸距離達(dá)到300 m，傳輸速度和傳輸距離得到顯著提高。該優(yōu)秀的長(zhǎng)線傳輸技術(shù)已成功應(yīng)用于在某項(xiàng)目中。
關(guān)鍵字： FPGA LVDS 光纜傳輸技術(shù)

LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真

摘要：采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒，選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個(gè)原型，通過這個(gè)原型對(duì)硬件性能進(jìn)行仿真，并且還可以在
關(guān)鍵字： LEON2 FPGA CPU 應(yīng)用于

FPGA引腳信號(hào)指配的幾個(gè)原則

現(xiàn)在的FPGA正變得越來越復(fù)雜，向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳...
關(guān)鍵字：引腳信號(hào)指配 FPGA 單極信號(hào)

采用創(chuàng)新降耗技術(shù)應(yīng)對(duì)FPGA靜態(tài)和動(dòng)態(tài)功耗的挑戰(zhàn)

傳統(tǒng)上，數(shù)字邏輯并不耗費(fèi)大量靜態(tài)功耗，但隨著工藝節(jié)點(diǎn)的不斷精微，這一情況在發(fā)生顯著變化?，F(xiàn)在，隨著工藝尺度的...
關(guān)鍵字： FPGA 動(dòng)態(tài)功耗動(dòng)態(tài)功耗 Stratix