首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga+arm

基于VHDL的感應(yīng)加熱電源數(shù)字移相觸發(fā)器設(shè)計(jì)

  • 用數(shù)字觸發(fā)器的設(shè)計(jì)思想設(shè)計(jì)其硬件結(jié)構(gòu)并對(duì)軟件算法進(jìn)行了改進(jìn)。改進(jìn)后的數(shù)字移相觸發(fā)器簡(jiǎn)單可靠，產(chǎn)生脈沖的對(duì)稱性好，抗干擾能力強(qiáng)，能夠保證捕獲到每一個(gè)換相區(qū)并及時(shí)觸發(fā)。
  • 關(guān)鍵字： 鎖相環(huán)倍頻  脈沖觸發(fā)模塊  FPGA  

基于FPGA的脈沖重復(fù)頻率(PRF)跟蹤器的設(shè)計(jì)

  • 本文利用FPGA資源豐富?易于編程的特點(diǎn)設(shè)計(jì)了純硬方式的脈沖重復(fù)頻率跟蹤器,實(shí)現(xiàn)了在密集信號(hào)環(huán)境下的信號(hào)跟蹤,并且將多路并行的跟蹤器集成在一片F(xiàn)PGA中,簡(jiǎn)化了系統(tǒng)結(jié)構(gòu),縮小了體積?
  • 關(guān)鍵字： 多路脈沖重復(fù)頻率跟蹤器  關(guān)聯(lián)比較器  FPGA  

FPGA在航空電子系統(tǒng)中的設(shè)計(jì)應(yīng)用

  • 由于競(jìng)爭(zhēng)的壓力和對(duì)飛機(jī)性能無(wú)止境的追求，航空電子從簡(jiǎn)單、獨(dú)立的設(shè)備發(fā)展到如今以每秒百萬(wàn)位乃至更快的速度交換信息的高級(jí)智能系統(tǒng)網(wǎng)絡(luò)。這也帶來(lái)了必須克服的許多設(shè)計(jì)問(wèn)題。
  • 關(guān)鍵字： 高級(jí)智能系統(tǒng)網(wǎng)絡(luò)  航空電子  FPGA  

有限狀態(tài)機(jī)的FPGA設(shè)計(jì)

  • 有限狀態(tài)機(jī)是一種常見(jiàn)的電路，由于時(shí)序電路和組合電路組成，設(shè)計(jì)有限狀態(tài)機(jī)的第一步是確定采用Moore狀態(tài)機(jī)還是采用Mealy狀態(tài)機(jī)。Mealy狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)變不僅和當(dāng)前狀態(tài)有關(guān)，而且和各輸入信號(hào)有關(guān)；Moore狀態(tài)機(jī)的轉(zhuǎn)變只和當(dāng)前狀態(tài)有關(guān)。從電路實(shí)現(xiàn)功能上來(lái)講，任何一種都可以實(shí)現(xiàn)同樣的功能。但他們的輸出時(shí)序不同，所以選擇使用哪種狀態(tài)機(jī)是要根據(jù)具體情況來(lái)定。
  • 關(guān)鍵字： Moore狀態(tài)機(jī)  Mealy狀態(tài)機(jī)  FPGA  

基于FPGA的帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)

  • MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開(kāi)放，指令格式規(guī)整，易于流水線設(shè)計(jì)，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計(jì)更簡(jiǎn)單、設(shè)計(jì)周期更短等優(yōu)點(diǎn)，并可以應(yīng)用更多先進(jìn)的技術(shù)，開(kāi)發(fā)更快的下一代處理器。
  • 關(guān)鍵字： 流水線CPU  時(shí)序設(shè)計(jì)  FPGA  

基于FPGA的數(shù)據(jù)并轉(zhuǎn)串SPI發(fā)送模塊的設(shè)計(jì)

  • SPI 接口應(yīng)用十分廣泛，在很多情況下，人們會(huì)用軟件模擬的方法來(lái)產(chǎn)生SPI 時(shí)序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展，人們往往需要自己設(shè)計(jì)簡(jiǎn)單的SPI 發(fā)送模塊。本文介紹一種基于FPGA 的將并行數(shù)據(jù)以SPI 串行方式自動(dòng)發(fā)送出去的方法。
  • 關(guān)鍵字： SPI  VHDL  FPGA  

基于ARM的SoC FPGA嵌入式系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

  • 本白皮書(shū)討論用于實(shí)現(xiàn)基于ARM 的嵌入式系統(tǒng)的Altera 可編程芯片系統(tǒng)(SoC)方法。對(duì)于面臨產(chǎn)品及時(shí)面市、成本、性能、設(shè)計(jì)重用和產(chǎn)品長(zhǎng)壽命等苛刻要求的嵌入式系統(tǒng)開(kāi)發(fā)人員而言，單芯片方案是非常有價(jià)值的方法。
  • 關(guān)鍵字： 硬核處理器  嵌入式系統(tǒng)  FPGA  

基于FFT方法的音頻信號(hào)分析儀在FPGA上的實(shí)現(xiàn)

  • 傳統(tǒng)的完全由單片機(jī)控制的音頻信號(hào)分析儀由于實(shí)時(shí)性差、穩(wěn)定性不好等缺點(diǎn)而無(wú)法得到廣泛應(yīng)用。本文設(shè)計(jì)的基于FFT方法的音頻信號(hào)分析儀，通過(guò)快速傅里葉變換（FFT）把被測(cè)的音頻信號(hào)由時(shí)域信號(hào)轉(zhuǎn)換為頻域信號(hào)，將其分解成分立的頻率分量，利用FPGA（EP2C8Q208C8N）實(shí)現(xiàn)FFT算法，由凌陽(yáng)單片機(jī)SPCE061A控制分析結(jié)果的顯示等人機(jī)交互接口功能。
  • 關(guān)鍵字： FFT算法  音頻信號(hào)分析儀  FPGA  

FPGA大型設(shè)計(jì)應(yīng)用的多時(shí)鐘設(shè)計(jì)策略闡述

  • 利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。
  • 關(guān)鍵字： 亞穩(wěn)態(tài)性  多時(shí)鐘  FPGA  

基于VHDL和高精度浮點(diǎn)運(yùn)算器的基2 FFT在FPGA上的設(shè)計(jì)仿真

  • 基于IEEE浮點(diǎn)表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點(diǎn)運(yùn)算器的FFT的設(shè)計(jì)。利用VHDL語(yǔ)言描述了蝶形運(yùn)算過(guò)程及地址產(chǎn)生單元，其仿真波形基本能正確的表示輸出結(jié)果。
  • 關(guān)鍵字： 蝶形運(yùn)算  FFT  FPGA  

基于分層測(cè)試的Virtex系列FPGA互聯(lián)資源測(cè)試新方法

  • 以基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的現(xiàn)場(chǎng)可編程門陣列(FPGA)為例，在傳統(tǒng)的三次測(cè)試方法的基礎(chǔ)上提出了一種新穎的針對(duì)FPGA互聯(lián)資源的測(cè)試方法。該方法運(yùn)用了層次化的思想，根據(jù)開(kāi)關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進(jìn)行層次化分類，使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進(jìn)行疊加測(cè)試，這就從根本上減少了實(shí)際需要的測(cè)試配置圖形和最小配置次數(shù)。
  • 關(guān)鍵字： 互聯(lián)資源  分層測(cè)試  FPGA  

基于FPGA的超級(jí)電容充放電控制

  • 由于超級(jí)電容器單體性能參數(shù)的離散性，當(dāng)多個(gè)單體串聯(lián)組成電容器組時(shí)，在充放電過(guò)程中容易造成過(guò)充或過(guò)放現(xiàn)象，嚴(yán)重危害超級(jí)電容器的使用壽命。文中提出以FPGA為檢測(cè)、控制單元，對(duì)電容進(jìn)行有效地充放電控制，防止過(guò)充或過(guò)放，提高超級(jí)電容器的循環(huán)使用次數(shù)，降低不必要的能量消耗。
  • 關(guān)鍵字： 超級(jí)電容  串聯(lián)均壓  FPGA  

基于FPGA控制的動(dòng)態(tài)背光源設(shè)計(jì)方案

  • LCD 顯示離不開(kāi)背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動(dòng)態(tài)模糊以及低對(duì)比度等問(wèn)題，并且耗能也較為嚴(yán)重。文章著重?cái)⑹鲆环N基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由FPGA 控制的動(dòng)態(tài)背光源設(shè)計(jì)方案。實(shí)驗(yàn)采用的是TI 公司的TLC5947，具有多個(gè)輸出通道，可以適用于大規(guī)模顯示屏。
  • 關(guān)鍵字： RGB  背光  FPGA  

基于NiosII的工程爆破振動(dòng)數(shù)據(jù)采集控制器設(shè)計(jì)

  • 介紹了一種在工程爆破振動(dòng)數(shù)據(jù)采集中應(yīng)用的控制器設(shè)計(jì)方案。系統(tǒng)采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結(jié)合成為單芯片控制器方案。
  • 關(guān)鍵字： NiosII  嵌入式處理器  FPGA  

基于Verilog HDL的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)

  • 針對(duì)機(jī)載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語(yǔ)言Verilog HDL設(shè)計(jì)的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)Modelsim進(jìn)行功能仿真，在QuartusⅡ軟件平臺(tái)上綜合，最終在Altera公司的CyclONeⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)證明了設(shè)計(jì)的可行性。
  • 關(guān)鍵字： SDX總線  Wishbone總線  FPGA  
共10101條 125/674 |‹ « 123 124 125 126 127 128 129 130 131 132 » ›|

fpga+arm介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga+arm!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+arm的理解，并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473