fpga:quartusⅡ 文章 進入fpga:quartusⅡ技術社區(qū)
基于FPGA的高速數字鎖相環(huán)的設計與實現(xiàn)
- 摘 要:本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案,并詳細介紹了該方案基于FPGA的實現(xiàn)方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試,表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞:數字鎖相環(huán)(DPLL);捕獲時間;FPGA;VHDL引言捕獲時間是鎖相環(huán)的一個重要參數,指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統(tǒng)中,如跳頻通信系統(tǒng),由于系統(tǒng)工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次,甚至高達上萬次),要求鎖相環(huán)能夠對信號相位快速捕獲。因此
- 關鍵字: FPGA VHDL 捕獲時間 數字鎖相環(huán)(DPLL)
基于MicroBlaze軟核的FPGA片上系統(tǒng)設計
- 分析軟處理器MicroBlaze的體系結構,給出MicroBlaze內核在軟件無線電系統(tǒng)中的應用,實現(xiàn)SOPC(可編程系統(tǒng)芯片)。
- 關鍵字: MicroBlaze FPGA 軟核 片上系統(tǒng)
fpga:quartusⅡ介紹
您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。 創(chuàng)建詞條
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473