fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

一種基于FPGA的流水線FIR濾波器設(shè)計(jì)

　　摘要：有限沖擊響應(yīng)(FIR)濾波器是數(shù)字通信系統(tǒng)中常用的基本模塊。文章設(shè)計(jì)了一種流水結(jié)構(gòu)的FIR濾波器，通過(guò)FPGA對(duì)其進(jìn)行硬什加速控制。仿真結(jié)果驗(yàn)證了所設(shè)計(jì)的FIR流水結(jié)構(gòu)濾波器功能的正確性。　　0 引言　　隨著數(shù)字通信技術(shù)的快速發(fā)展，高質(zhì)量的信息處理對(duì)濾波器的性能和資源占有量提出了更高的要求。有限沖擊響應(yīng)(FIR)數(shù)字有限沖激響應(yīng)濾波器在語(yǔ)音、譜分析等數(shù)字信號(hào)處理領(lǐng)域有著廣泛的應(yīng)用，是信號(hào)處理系統(tǒng)中重要的組成部分，其性能往往對(duì)整個(gè)系統(tǒng)的性能和功耗產(chǎn)生至關(guān)重要的影響。因此，如何最大程度地優(yōu)化
關(guān)鍵字： FPGA FIR濾波器流水線

IDT 發(fā)布 1.5 伏特 PCI Express 時(shí)鐘緩沖器系列，實(shí)現(xiàn)行業(yè)領(lǐng)先的空間和節(jié)能

　　集成元件技術(shù)公司 (IDT®)今天發(fā)布了業(yè)內(nèi)第一個(gè) 1.5 伏特 PCI Express (PCIe®) 緩沖器系列，擴(kuò)展了其領(lǐng)先的 PCIe 時(shí)鐘產(chǎn)品組合。 IDT 新的 U 系列超低功率 PCIe 緩沖器運(yùn)行在與流行的SoC 和現(xiàn)場(chǎng)可編程門陣列 (FPGA) 相同的供給電壓下，使得設(shè)計(jì)師能夠使用相同的電源軌，從而降低系統(tǒng)復(fù)雜性、實(shí)際大小和功耗。　　9DBU 緩沖器提供 2 至 9 個(gè)輸出配置，可應(yīng)對(duì)幾乎任何 PCIe 應(yīng)用，支持非 PLL 扇出和 PLL 零延遲緩沖模式。　
關(guān)鍵字： IDT PCI Express FPGA

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)

　　國(guó)內(nèi)譜儀技術(shù)多年來(lái)一直停留在模擬技術(shù)水平上，數(shù)字化能譜測(cè)量技術(shù)仍處于方法研究階段。為了滿足不斷增長(zhǎng)的高性能能譜儀需求，迫切需要研制一種數(shù)字化γ能譜儀。通過(guò)核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質(zhì)的放射性的程度。　　1數(shù)字多道分析儀的優(yōu)勢(shì) 　　國(guó)內(nèi)很大一部分學(xué)者采用核譜儀模擬電路的方式實(shí)現(xiàn)脈沖堆積的處理。由于整個(gè)過(guò)程都是由模擬電路來(lái)實(shí)現(xiàn)，所以一直受到多種不利因素的困擾：模擬濾波成形電路有限的處理能力達(dá)不到最佳濾波的要求;模擬系統(tǒng)在高計(jì)數(shù)率下能量分辨率顯著下降，脈沖通過(guò)率低;
關(guān)鍵字： FPGA 數(shù)字核脈沖分析器 LVDS/RS 485

基于嵌入式NiosⅡ的SD卡驅(qū)動(dòng)設(shè)計(jì)

　　近年來(lái)，基于FPGA的軟核處理器以其高度的設(shè)計(jì)靈活性和低成本在嵌入式市場(chǎng)中得到重視并不斷發(fā)展。其中具有代表性的軟核處理器有Ahera的 NiosⅡ處理器和Xilinx的MicroBlaze處理器。NiosⅡ處理器具有完全的可定制性，包括處理器的定制，外設(shè)的定制和接口的定制等;32 位的NiosⅡ處理器具有超過(guò)200 DIMP的性能，而其成本只有同級(jí)別性能ARM處理器的l/10。此外，SD存儲(chǔ)卡以其大容量和小尺寸的特點(diǎn)，成為市面上各種嵌入式消費(fèi)產(chǎn)品最常見的存儲(chǔ)媒介，探討SD卡設(shè)備的設(shè)計(jì)具有廣泛的應(yīng)用價(jià)值
關(guān)鍵字： FPGA NiosⅡ SD卡

多款陀螺儀表頭設(shè)計(jì)、平臺(tái)測(cè)試、系統(tǒng)研究方案及應(yīng)用實(shí)例

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：陀螺儀 DSP FPGA 加速度計(jì) 光纖陀螺儀

2014年全球半導(dǎo)體銷售額將達(dá)3360億美元

　　2014年第二季較諸前一季之增長(zhǎng)幅度已超出預(yù)期，連同晶圓代工龍頭臺(tái)積電在內(nèi)的許多企業(yè)都出現(xiàn)相同情況，臺(tái)積電預(yù)測(cè)第二季的季增幅將超過(guò)20%。　　Gartner研究副總裁BryanLewis表示：“2014年半導(dǎo)體的成長(zhǎng)廣泛分散在各芯片類型及應(yīng)用。DRAM預(yù)料將再度成為2014年主力，年成長(zhǎng)率18.8%;然其他領(lǐng)域表現(xiàn)亦佳，包括模擬、可編程門陣列(FPGA)、專用積體電路(ASIC)及非光學(xué)感測(cè)器。　　Gartner研究總監(jiān)RanjitAtwal指出：“從系統(tǒng)的角度
關(guān)鍵字：半導(dǎo)體 FPGA

一種醫(yī)療CT數(shù)據(jù)采集系統(tǒng)解決方案

數(shù)據(jù)采集系統(tǒng)是CT系統(tǒng)的重要組成部分，由于CT掃描時(shí)間短，且掃描信息量大，因此CT數(shù)據(jù)采集系統(tǒng)工作在較高的頻率，且需要短時(shí)間傳輸較大的數(shù)據(jù)量。本文介紹的醫(yī)療CT數(shù)據(jù)采集系統(tǒng)解決方案采用單片XILINX SPARTAN6完成CT數(shù)據(jù)采集的主要功能，利用基于IEEE802.3Z的光纖以太網(wǎng)傳輸協(xié)議進(jìn)行數(shù)據(jù)的傳輸，經(jīng)實(shí)測(cè)本采集系統(tǒng)數(shù)據(jù)可靠性高，誤碼率低，達(dá)到了CT數(shù)據(jù)采集的要求。本文將重點(diǎn)介紹CT數(shù)據(jù)采集系統(tǒng)的具體實(shí)現(xiàn)方式及編碼技巧。
關(guān)鍵字：數(shù)據(jù)采集 CT 以太網(wǎng) FPGA SPARTAN6 ARM 201408

眾廠商談汽車半導(dǎo)體的技術(shù)趨勢(shì)

　　摘要：汽車已不再是簡(jiǎn)單的交通工具，未來(lái)智能互聯(lián)的汽車也許比手機(jī)更具時(shí)尚，不僅帶來(lái)舒適、安全、綠色的駕乘體驗(yàn)，更激發(fā)駕乘者的駕乘欲望與激情。當(dāng)前，汽車也正從傳統(tǒng)的機(jī)械系統(tǒng)，轉(zhuǎn)變到電子系統(tǒng)的創(chuàng)新。本文介紹了部分領(lǐng)先企業(yè)的發(fā)展動(dòng)向。
關(guān)鍵字：汽車電子 MCU 車聯(lián)網(wǎng) FPGA 201408

多種EDA工具進(jìn)行FPGA設(shè)計(jì)的原理及方法簡(jiǎn)介

　　摘要：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法，其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流程。　　關(guān)鍵詞：FPGA 仿真綜合 EDA 　　在數(shù)字系統(tǒng)設(shè)計(jì)的今天，片上系統(tǒng)(SoC)技術(shù)的出現(xiàn)已經(jīng)在設(shè)計(jì)領(lǐng)域引起深刻變革。為適應(yīng)產(chǎn)品盡快上市的要求，設(shè)計(jì)者必須合理選擇各EDA廠家提供的加速設(shè)計(jì)的工具軟件，以使其產(chǎn)品在本領(lǐng)域良性發(fā)展。FPGA設(shè)計(jì)是當(dāng)前數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域中的重要方式之一。本文以多種EDA廠家工具為基礎(chǔ)，系統(tǒng)介
關(guān)鍵字： FPGA 仿真綜合 EDA

圖像識(shí)別系統(tǒng)的現(xiàn)狀與發(fā)展趨勢(shì)

　　圖像識(shí)別技術(shù)在國(guó)家安全、公安、交通、金融、工業(yè)化生產(chǎn)線、食品檢測(cè)等諸多領(lǐng)域具有廣泛的應(yīng)用前景?，F(xiàn)有的圖像識(shí)別系統(tǒng)基本是面向計(jì)算機(jī)應(yīng)用，其方案是：采用圖像采集卡(或直接網(wǎng)絡(luò)相機(jī)接入)、在PC機(jī)上運(yùn)行圖像處理算法來(lái)實(shí)現(xiàn)。但由于大部分圖像識(shí)別系統(tǒng)要求數(shù)據(jù)量大、算法復(fù)雜、對(duì)實(shí)時(shí)性要求高，基于PC的應(yīng)用系統(tǒng)不僅體積大、成本高、實(shí)時(shí)性能力差，而且有時(shí)不能滿足特殊應(yīng)用環(huán)境(例如印刷車間)的需求。　　應(yīng)用的需要與現(xiàn)有圖像識(shí)別系統(tǒng)的不足，驅(qū)動(dòng)了智能相機(jī)的蓬勃發(fā)展，目前幾乎所有的相機(jī)廠商均在花大力量研發(fā)智能相機(jī)，傳統(tǒng)
關(guān)鍵字：圖像識(shí)別 FPGA DSP

一種基于FPGA的在線監(jiān)控系統(tǒng)設(shè)計(jì)

　　在SoC系統(tǒng)的設(shè)計(jì)及使用過(guò)程中，對(duì)其內(nèi)部行為的實(shí)時(shí)監(jiān)控十分重要，目前普遍通過(guò)監(jiān)控端和目標(biāo)系統(tǒng)間的監(jiān)控信息通信來(lái)實(shí)現(xiàn)，UART常用作通信信道。　　目標(biāo)SoC系統(tǒng)常使用中斷方式或輪詢方式獲取監(jiān)控通信數(shù)據(jù)包，對(duì)其解析并進(jìn)行相應(yīng)數(shù)據(jù)操作后回復(fù)應(yīng)答信息。中斷方式中SoC需完成保存中斷現(xiàn)場(chǎng)、調(diào)用中斷服務(wù)程序、恢復(fù)現(xiàn)場(chǎng)系列任務(wù)，上下文的切換占據(jù)了系統(tǒng)額外開銷;輪詢方式中，系統(tǒng)定時(shí)檢查設(shè)備請(qǐng)求，若有數(shù)據(jù)到達(dá)則調(diào)用相應(yīng)處理程序，固定的輪詢周期增加了數(shù)據(jù)等待處理時(shí)間，數(shù)據(jù)量較小時(shí)頻繁查詢?cè)斐蓪?duì)CPU資源的浪費(fèi)。　
關(guān)鍵字： FPGA 在線監(jiān)控雙口RAM

美高森美發(fā)表SmartFusion2 SoC FPGA評(píng)估工具套件

　　美高森美公司(Microsemi Corporation)宣布提供新型先進(jìn)的 SmartFusion 2 SoC FPGA評(píng)估工具套件，新的 SmartFusion2 評(píng)估工具套件是一款易于使用、功能豐富且價(jià)格負(fù)擔(dān)得起的平臺(tái)，它的設(shè)計(jì)讓設(shè)計(jì)人員可快速、輕易地加速其應(yīng)用的評(píng)估或原型設(shè)計(jì)。　　OEM廠商使用美高森美的主流 SmartFusion2 FPGA 元件，可以充分利用這些元件在同級(jí)產(chǎn)品中的最低功耗、高可靠性性能和同級(jí)產(chǎn)品中的最佳安全性技術(shù)，來(lái)建構(gòu)具有高度差異化的產(chǎn)品，并協(xié)助他們贏得顯著的上市時(shí)
關(guān)鍵字： FPGA 處理器

一種基于FPGA+ARM架構(gòu)HDLC協(xié)議控制器設(shè)計(jì)

　　摘要：針對(duì)飛控模擬裝置中基于HDLC協(xié)議通信需求，完成了一種新的基于FPGA+ARM架構(gòu)HDLC協(xié)議控制器的設(shè)計(jì)。文中首先介紹了HDLC協(xié)議的幀結(jié)構(gòu)和循環(huán)冗余校驗(yàn)(CRC)原理，然后結(jié)合FPGA可進(jìn)行任意數(shù)據(jù)寬度操作和ARM編程簡(jiǎn)單靈活的優(yōu)點(diǎn)，有效實(shí)現(xiàn)了符合HDLC協(xié)議的幀結(jié)構(gòu)和CRC校驗(yàn)的應(yīng)用方法，滿足HDLC協(xié)議要求。應(yīng)用結(jié)果表明設(shè)計(jì)能夠很好地滿足各項(xiàng)功能指標(biāo)的技術(shù)要求。　　高級(jí)數(shù)據(jù)鏈路控制(HDLC，High-Level Data Control)是一種同步數(shù)據(jù)傳輸、面向比特的數(shù)據(jù)鏈路層協(xié)議
關(guān)鍵字： FPGA ARM HDLC

基于FPGA的高帶寬存儲(chǔ)接口設(shè)計(jì)

　　摘要：文中詳細(xì)地分析了Altera公司Cyclone V FPGA器件的硬核存儲(chǔ)控制器底層架構(gòu)和外部接口，并在此基礎(chǔ)上對(duì)Controller和PHY進(jìn)行了功能仿真。仿真結(jié)果表明硬核存儲(chǔ)控制器和PHY配合工作時(shí)的功能與設(shè)計(jì)預(yù)期相符，性能優(yōu)良，適合于在當(dāng)前FPGA的外部存儲(chǔ)帶寬需求日益增長(zhǎng)的場(chǎng)合下應(yīng)用。　　如今，越來(lái)越多的應(yīng)用場(chǎng)景都需要FPGA能夠和外部存儲(chǔ)器之間建立數(shù)據(jù)傳輸通道，如視頻、圖像處理等領(lǐng)域，并且對(duì)數(shù)據(jù)傳輸通道的帶寬也提出了較大的需求，這就導(dǎo)致了FPGA和外部Memory接口的實(shí)際有效帶寬
關(guān)鍵字： FPGA Altera Cyclone V

萊迪思最新推出iCE40 Ultra產(chǎn)品系列加速移動(dòng)設(shè)備的“殺手級(jí)”功能定制

　　萊迪思半導(dǎo)體公司超低功耗、小尺寸、客制化解決方案的FPGA市場(chǎng)領(lǐng)導(dǎo)者，今日宣布推出iCE40 Ultra™產(chǎn)品系列，獨(dú)家集成了紅外遙控、條形碼、觸控、用戶識(shí)別、計(jì)步器等新興功能以及可供定制的極大靈活性，使消費(fèi)類移動(dòng)電子設(shè)備制造商能夠快速實(shí)現(xiàn)體現(xiàn)產(chǎn)品差異化的“殺手級(jí)”功能。　　相比競(jìng)爭(zhēng)對(duì)手的解決方案，iCE40 Ultra FPGA在提供5倍更多功能的同時(shí)減小了30%的尺寸。并且相比以前的器件，功耗降低高達(dá)75%。上述優(yōu)勢(shì)為開發(fā)者們實(shí)現(xiàn)了更緊湊的設(shè)計(jì)布局和更長(zhǎng)的電
關(guān)鍵字：萊迪思 FPGA iCE40 Ultra