fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

用Zynq SoC實(shí)現(xiàn)高效比特幣礦機(jī)系統(tǒng)

　　要設(shè)計(jì)出一個(gè)由可行的比特幣節(jié)點(diǎn)和高效靈活的礦機(jī)等組成的完整挖礦系統(tǒng)，我們需要某種功能強(qiáng)大的FPGA芯片，來同時(shí)滿足靈活性和性能要求。除FPGA外，我們還需要使用處理引擎來提高效率。在這個(gè)完整的片上系統(tǒng)(SoC)上，我們需要經(jīng)優(yōu)化的內(nèi)核來運(yùn)行包括網(wǎng)絡(luò)維護(hù)和交易處理在內(nèi)的所有要求的比特幣任務(wù)。能滿足所有這些條件的硬件就是位于ZedBoard開發(fā)板上的Zynq-7020 SoC
關(guān)鍵字： SoC FPGA SHA-256

用Zynq SoC設(shè)計(jì)低時(shí)延H.264系統(tǒng)

　　小型快速的流式視頻系統(tǒng)結(jié)合采用微型H.264核和賽靈思Zynq SoCASSP架構(gòu)不靈活，而基于FPGA微處理器組合的系統(tǒng)雖然尺寸大但較為靈活，一直以來設(shè)計(jì)人員為創(chuàng)建PCB占位面積小的基于IP的流式視頻系統(tǒng)，除了在這兩者之間反復(fù)權(quán)衡外別無他選。將軟核微處理器集成到FPGA，就無需單獨(dú)的處理器和DRAM，但最終系統(tǒng)的性能可能無法與以外部ARM處理器為核心且可能還包括USB、以太網(wǎng)及
關(guān)鍵字： H.264 SOC FPGA ASSP

基于視覺的駕駛員輔助嵌入式系統(tǒng)(上)

　　本文簡(jiǎn)要描述了基于攝像頭的主動(dòng)安全系統(tǒng)的應(yīng)用、引入它的動(dòng)機(jī)及好處。此外，本文還介紹了視覺處理的未來解決方案與技術(shù)進(jìn)步，可確保在功率有限的情況下實(shí)現(xiàn)最大性能。適用于前照燈控制、車道保持、交通標(biāo)志識(shí)別及防碰撞功能的多功能前置攝像頭解決方案，目前使用分辨率高達(dá)120萬像素、每秒30幀的CMOS成像儀。隨著新一代傳感器的推出，分辨率將進(jìn)一步提高。要在惡劣的天氣和照明條件下可靠地檢測(cè)物體，需要復(fù)雜的算法。車道保持、自動(dòng)緊急剎車或交通擁堵輔助等半自動(dòng)駕駛員輔助功能需要帶有算法冗余的ASIL D安全級(jí)別，但所有這些
關(guān)鍵字：嵌入式 CMOS FPGA MAC

英特爾攜阿爾特拉力抗臺(tái)積賽靈思

其實(shí)intel和Altera的密切合作已經(jīng)有好長(zhǎng)一段時(shí)間了，這是一個(gè)FPGA廠商和代工廠商向另一個(gè)FPGA和代工的叫板。二者的競(jìng)爭(zhēng)誰能笑到最后呢？
關(guān)鍵字： Altera FPGA

基于FPGA的電視測(cè)角儀檢測(cè)技術(shù)方案

摘要：通過分析電視測(cè)角儀的性能測(cè)試需求，結(jié)合視頻圖像圖像處理技術(shù)，提出了以EP2C35為核心的視頻檢測(cè)系統(tǒng)設(shè)計(jì)方案，通過對(duì)CCD采集到的模擬環(huán)境的視頻圖像信號(hào)進(jìn)行數(shù)字化處理，結(jié)合電視測(cè)角儀參數(shù)檢測(cè)原理，對(duì)測(cè)角儀基本性能指標(biāo)進(jìn)行檢測(cè)，整個(gè)系統(tǒng)以視頻圖像采集系統(tǒng)為基礎(chǔ)，以視頻圖像處理為核心，為電視測(cè)角儀的檢測(cè)研究提供了一種新的思路。關(guān)鍵詞：電視測(cè)角儀;參數(shù)檢測(cè);視頻圖像處理;EP2C35芯片電視測(cè)角儀是某型裝備的地面制導(dǎo)設(shè)備，它集光、機(jī)、電于一體，屬于技術(shù)密集的光電儀器。在該裝備系統(tǒng)運(yùn)行過程中它的作用
關(guān)鍵字： FPGA EP2C35

Altera SoC FPGA架構(gòu)解析

SoC FPGA器件在一個(gè)器件中同時(shí)集成了處理器和FPGA體系結(jié)構(gòu)。將兩種技術(shù)合并起來具有很多優(yōu)點(diǎn)，包括更高的集成度、更低的功耗、更小的電路板面積，以及處理器和FPGA之間帶寬更大的通信等等。這一同類最佳的器件發(fā)揮了處理器與FPGA系統(tǒng)融合的優(yōu)勢(shì)，同時(shí)還保留了獨(dú)立處理器和FPGA方法的優(yōu)點(diǎn)。目前，市場(chǎng)上主要有三種SoC FPGA，它們的處理器都是完全專用的“硬核”處理器子系統(tǒng)，而不是FPGA架構(gòu)中的軟核知識(shí)產(chǎn)權(quán)(IP)。所有這三種器件都采用了全功能ARM處理器，具有完整的存儲(chǔ)器
關(guān)鍵字： Altera FPGA

基于FPGA的Gzip解壓縮硬件設(shè)計(jì)

　　Gzip壓縮后的文件主要由3個(gè)部分組成，分別是文件頭、壓縮數(shù)據(jù)部分、文件尾，如圖1所示。其中，文件頭包括：固定值，用于Gzip文件格式鑒別;壓縮方法，記錄壓縮時(shí)采用的壓縮方法;壓縮標(biāo)志，記錄操作系統(tǒng)等信息;文件名，記錄壓縮時(shí)文件的名稱;CRC16，記錄文件頭CRC16校驗(yàn)的值，等
關(guān)鍵字： FPGA Gzip CRC32 PC

FPGA中Flash驅(qū)動(dòng)模塊的設(shè)計(jì)及驗(yàn)證

　　隨著FPGA的功能日益強(qiáng)大和完善，F(xiàn)PGA在項(xiàng)目中的應(yīng)用也越來越廣泛，其技術(shù)關(guān)鍵在于控制日益廣泛而豐富的外圍器件。本文以Flash存儲(chǔ)器件為FPGA的外圍，敘述了FPGA中SPI總線接口的Flash驅(qū)動(dòng)模塊的設(shè)計(jì)，其接口基本符合Avalon總線的規(guī)范要求，并且通過實(shí)際的讀寫操作驗(yàn)證
關(guān)鍵字： Flash 驅(qū)動(dòng) FPGA

基于FPGA的濕度測(cè)量系統(tǒng)設(shè)計(jì)

摘要：為了實(shí)時(shí)檢測(cè)常溫下的濕度，以便負(fù)責(zé)人根據(jù)需要調(diào)整環(huán)境狀態(tài)。采用測(cè)頻計(jì)數(shù)法結(jié)合頻差法設(shè)計(jì)了以FPGA芯片(EP2C8Q208C8N)為基礎(chǔ)的可用于濕度測(cè)量的石英晶體諧振頻率漂移檢測(cè)電路。重點(diǎn)介紹在FPGA平臺(tái)上通過測(cè)量石英晶體的諧振頻率來間接測(cè)量濕度的方法，討論了FPGA平臺(tái)上的每個(gè)模塊的設(shè)計(jì)過程，給出了部分模塊和整體電路的仿真圖，解釋了仿真結(jié)果。FPGA參與外圍硬件電路的輔助設(shè)計(jì)，會(huì)使設(shè)計(jì)更加簡(jiǎn)單，周期更短。濕度若能夠?qū)崟r(shí)進(jìn)行測(cè)量，對(duì)于生產(chǎn)、生活方面是很至關(guān)重要的，尤其是在那些倉儲(chǔ)、種植、養(yǎng)殖、
關(guān)鍵字： FPGA QCM

基于FPGA的步進(jìn)電機(jī)優(yōu)化控制方案

摘要：隨著控制技術(shù)以及步進(jìn)電機(jī)(Stepper Motor)的發(fā)展，現(xiàn)代工業(yè)的許多領(lǐng)域?qū)Σ竭M(jìn)電機(jī)的需求也越來越大。但是傳統(tǒng)的步進(jìn)電機(jī)控制系統(tǒng)多以單片機(jī)等微處理器為基礎(chǔ)，往往具有控制電路體積大、控制效率低、穩(wěn)定性差等缺點(diǎn)。利用FPGA控制速度快、可靠性強(qiáng)等特點(diǎn)，利用等步距細(xì)分原理和PWM控制技術(shù)，設(shè)計(jì)出了高靈活性、可人機(jī)交互、分辨率高的步進(jìn)電機(jī)控制系統(tǒng)。仿真和實(shí)驗(yàn)證明，該控制系統(tǒng)高效可靠。 0 引言步進(jìn)電機(jī)是將電脈沖信號(hào)轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制電機(jī)，輸入脈沖總數(shù)控制步進(jìn)電機(jī)的總旋轉(zhuǎn)角度，電機(jī)的速
關(guān)鍵字： FPGA 步進(jìn)電機(jī)

構(gòu)建節(jié)能的環(huán)境感知移動(dòng)系統(tǒng)

　　于傳感器的“環(huán)境感知”子系統(tǒng)永遠(yuǎn)在線，他們對(duì)系統(tǒng)功耗的要求十分驚人。因此，從系統(tǒng)功耗上來看，必須最高效地處理這些任務(wù)。萊迪思公司提出了以低功耗FPGA來管理這些高效任務(wù)。
關(guān)鍵字：環(huán)境感知 FPGA ULD 移動(dòng) 201404

Altera與Intel進(jìn)一步加強(qiáng)合作，開發(fā)多管芯器件

　　Altera公司與Intel公司日前宣布，采用Intel世界領(lǐng)先的封裝和裝配技術(shù)以及Altera前沿的可編程邏輯技術(shù)，雙方合作開發(fā)多管芯器件。在此次合作中，Intel使用14?nm三柵極工藝制造Altera的Stratix??10?FPGA和SoC，進(jìn)一步加強(qiáng)了Altera與Intel的代工線關(guān)系?！　ltera與Intel一起工作開發(fā)多管芯器件，在一個(gè)封裝中高效的集成了單片14?nm?Stratix?10?FPGA和SoC與其他
關(guān)鍵字： Altera Intel FPGA SoC

一種基于CPCI的脈沖信號(hào)檢測(cè)系統(tǒng)設(shè)計(jì)

在工業(yè)控制領(lǐng)域，通常有大量的脈沖信號(hào)用于控制其他設(shè)備或部件的開關(guān)或者工作狀態(tài)切換。這些脈沖信號(hào)除了常規(guī)計(jì)算機(jī)系統(tǒng)采用的+5 V接口電平外，還有+12 V、+30 V，乃至更高幅度的接口電平，通常為功率型電流驅(qū)動(dòng)信號(hào)。本文提出了一種兩級(jí)測(cè)試系統(tǒng)的設(shè)計(jì)思路，給出了在較寬的范圍內(nèi)兼容不同接口電平的脈沖信號(hào)檢測(cè)系統(tǒng)的設(shè)計(jì)方案，采用標(biāo)準(zhǔn)CPCI總線接口設(shè)計(jì)，具有良好的兼容性和擴(kuò)展性，適用于產(chǎn)品功能測(cè)試或系統(tǒng)集成測(cè)試。 1測(cè)試系統(tǒng)架構(gòu) 如圖1所示，測(cè)試系統(tǒng)采用二級(jí)(主控機(jī)、下位機(jī))結(jié)構(gòu)設(shè)計(jì)，由主控計(jì)算機(jī)(即主控機(jī)
關(guān)鍵字： FPGA AT89C51

Altium電子設(shè)計(jì)認(rèn)證項(xiàng)目強(qiáng)化技能型人才儲(chǔ)備

　　智能系統(tǒng)設(shè)計(jì)自動(dòng)化、3D?PCB?設(shè)計(jì)解決方案(Altium?Designer)和嵌入軟件開發(fā)(TASKING)的全球領(lǐng)導(dǎo)者Altium有限公司近日宣布將率先在中國大陸地區(qū)及臺(tái)灣地區(qū)的高等教育領(lǐng)域?qū)嵤癆ltium應(yīng)用電子設(shè)計(jì)認(rèn)證”項(xiàng)目，旨在打造電子行業(yè)相關(guān)應(yīng)用技能領(lǐng)域從業(yè)人員的資質(zhì)衡量標(biāo)準(zhǔn)，并響應(yīng)教育部加快發(fā)展現(xiàn)代職業(yè)教育的號(hào)召，推動(dòng)地方本科高校向應(yīng)用技術(shù)類型高校的轉(zhuǎn)型發(fā)展，為電子行業(yè)輸送更多技能型人才。　　Altium?Designer一體化電子設(shè)計(jì)解決方案
關(guān)鍵字： Altium PCB FPGA

基于FPGA的多功能電子密碼鎖設(shè)計(jì)

0 引言傳統(tǒng)機(jī)械鎖的防盜功能差，在現(xiàn)代高科技安防系統(tǒng)中無法起到作用，已逐步被更可靠、更智能的電子數(shù)字密碼鎖代替。目前市場(chǎng)上的大部分密碼鎖產(chǎn)品是以單片機(jī)為核心的，利用軟件進(jìn)行控制，實(shí)際應(yīng)用中系統(tǒng)穩(wěn)定性較差且成本高。本文研究的是電子密碼鎖的一種純硬件實(shí)現(xiàn)方案，為彌補(bǔ)傳統(tǒng)技術(shù)的不足，采用EDA技術(shù)在可編程芯片上實(shí)現(xiàn)密碼的存儲(chǔ)、運(yùn)算等操作，使產(chǎn)品既具有硬件的安全性和高速性，又具有軟件開發(fā)的靈活性和易維護(hù)性。 1 主要技術(shù)與開發(fā)環(huán)境 1.1 EDA技術(shù)及特點(diǎn) EDA(Electronic Design A
關(guān)鍵字： FPGA VHDL