首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-spartan

利用Virtex-5 FPGA實現(xiàn)更高的性能

  • 在FPGA系統(tǒng)設計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx® 的Virtex™-5 FPGA構建模塊，特別是新的ExpressFabric™技術。以針對邏輯和算術功能的量化預期性能改進為例，我將探究ExpressFabric架構的主要功能?；趯嶋H客戶設計的基準將說明Virtex-5ExpressFabric技術性能平均比前一
  • 關鍵字： FPGA  Virtex-5  單片機  嵌入式系統(tǒng)  

利用Xilinx Platform Studio工具套件，快速、便捷地生成 BSP

  • 具有嵌入式處理器的 平臺 FPGA 為您提供前所未有的靈活性、集成度和高性能。目前，在單個可編程邏輯設備中開發(fā)極其復雜且高度定制化的嵌入式系統(tǒng)已成為可能。 隨著芯片性能的不斷增加，如何使設計方法始終高效、多產(chǎn)，成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開發(fā)的關鍵活動之一是開發(fā)板支持包 (BSP)。利用 BSP，可以使嵌入式軟件應用程序成功地初始化，并與連接到處理器的硬件資源進行通信。典型的 BSP 組件包括引導代碼、設備驅動程序代碼和
  • 關鍵字： FPGA  PowerPC  處理器的Virtex  單片機  嵌入式系統(tǒng)  

SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡化ASIC原型驗證過程

  • 　　Synplicity宣布其Certify® ASIC RTL 原型設計軟件增強了對 Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個 FPGA 進行 ASIC 原型設計的產(chǎn)品。Certify 工具將多芯片分組技術與業(yè)界一流的 FPGA 綜合技術
  • 關鍵字： ASIC原型驗證  CERTIFY軟件  FPGA  SYNPLICITY  VIRTEX-5  XILINX  單片機  嵌入式系統(tǒng)  

利用Virtex-5 FPGA實現(xiàn)更高性能的方法

  • 在FPGA系統(tǒng)設計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx? 的Virtex?-5 FPGA構建模塊，特別是新的ExpressFabric?技術。以針對邏輯和算術功能的量化預期性能改進為例，我將探究ExpressFabric架構的主要功能?；趯嶋H客戶設計的基準將說明Virtex-5ExpressFabric技術性能平均比前一代Virtex-4 FPGA要高
  • 關鍵字： FPGA  Virtex-5  單片機  邏輯構造  嵌入式系統(tǒng)  

可重構計算技術將漸入民用領域

  •     可重構計算（Reconfigurable Computing） 技術是指在軟件的控制下，利用系統(tǒng)中的可重用資源（如FPGA等可重構邏輯器件），根據(jù)應用的需要重新構造一個新的計算平臺，達到接近專用硬件設計的高性能。它避免了微處理器計算模式因為取指、譯碼等步驟導致的性能損失，同時也消除了專用集成電路（ASIC）計算模式因為前期設計制造的復雜過程帶來的高代價和不可重用等缺陷。     從某種意義上來說，可重構計算技術并不是什么新技術，
  • 關鍵字： FPGA  可重構計算  嵌入式  

FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應用

  • 引言 車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信號，
  • 關鍵字： FIR算法  FPGA  動態(tài)稱重儀  汽車電子  汽車電子  

低功耗FPGA設計技術

  • 一、前言　　 　　 隨著系統(tǒng)功率預算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎設施而言，電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設計中都起著重要的作用。對e-應用，電池壽命、熱耗散和小體積尺寸是主要的設計難點。選用智能器件，輔以正確的設計技巧增加了符合功率預算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價。Actel公司的抗熔斷型FPGA提供低功耗且高性能應用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細描述了器件的結構特點與設計技巧。
  • 關鍵字： FPGA  低功耗  

賽靈思推出系統(tǒng)性能最高、編譯時間最快的ISE WEBPACK 9.1i設計套件

  • 可免費下載并同時支持Windows和Linux平臺的設計套件，能降低平均10%的動態(tài)功耗并提供擴展的FPGA器件支持      2007年1月30日，北京 - 全球領先的可編程邏輯解決方案提供商賽靈思公司(Xilinx, Inc.) (NASDAQ:XLNX) 日前宣布推出最新版本、可免費下載的邏輯設計套件——集成軟件環(huán)境 (ISE™) WebPACK™ 9.1i，目前用戶可立即下載使用。這一新版本包含了使用廣泛的賽靈思 ISE Foundatio
  • 關鍵字： FPGA  Linux  Windows  

FPGA與CPLD的區(qū)別

  • 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點:①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結構,而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結構。②ＣＰＬＤ的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線結構決定了其延遲的不可預測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內連電路的邏輯功能來編程,ＦＰＧＡ主要通過
  • 關鍵字： CPLD  FPGA  

一種眼科B型超聲診斷議

  • 摘要：介紹一種以Winbond公司的W78E58單片機為控制核心，并采用FPGA和大容量FIFO等器件構成的眼科B型超聲診斷儀。闡述了眼科超聲診斷儀的基本原理，使用FIFO作為數(shù)據(jù)共享RAM實現(xiàn)采樣和顯示相對獨立的模塊化設計方案以及FPGA在該設計中的具體應用。 20世紀50年代初超聲探測開始應用于醫(yī)學領域至今，超聲診斷技術已有了長足的進展。超聲診斷儀更是形式多樣，型號繁多。 超聲診斷儀通常按三種方法分類，它們是：①按圖像信息的獲取方法分類，由此可分為反射法超 聲診斷儀、多普勒法超聲診斷儀和透射法超
  • 關鍵字： FPGA  醫(yī)療電子專題  

Nios II系統(tǒng)在數(shù)字式心電診監(jiān)測設備中的應用

  • （1、武漢科技學院 河北 武漢 430073；2、華中科技大學 同濟醫(yī)學院河北 武漢 430000） 1 引言心電檢測儀是醫(yī)學界運用廣泛的一種心電監(jiān)測設備，他主要由12導聯(lián)心電傳感器和心電信號處理設備兩部分組成，目前運用廣泛的數(shù)字式心電檢測儀大都是由DSP處理器外加一個單片機（MCU），通過編寫復雜的并行通訊協(xié)議來完成的，這種結構雖然有較高的精度，但硬件設計復雜，軟件編寫煩瑣，相應的開發(fā)周期長，研制成本高。本設計采用Altera公司先進的SOPC（可編程片上系統(tǒng)）解決方案--以32位Nios I
  • 關鍵字： FPGA  II  Nios  醫(yī)療電子專題  

基于FPGA的數(shù)字式心率計

  • 心率計是常用的醫(yī)學檢查設備，實時準確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊；平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數(shù)在測量時都是必要的。 　　測量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時間間隔內計算R波（或脈搏波）的脈沖個數(shù)，然后將脈沖計數(shù)乘以一個適當?shù)某?shù)測量心率的。這種方法的缺點是測量誤差較大、元件參數(shù)調試困難、可靠性差。數(shù)字方法是先測量相鄰R波之間的時間，
  • 關鍵字： FPGA  醫(yī)療電子專題  醫(yī)療保健類  

用單片機實現(xiàn)SRAM工藝FPGA的加密應用

  • 在現(xiàn)代電子系統(tǒng)設計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆設計。因此，在關鍵、核心設備中，必須采用加密技術保護設計者的知識產(chǎn)權。 1　基于SRAM工藝FPGA的保密性問題 　　通常，采用SRAM工藝的FPGA芯片的的配置方法主要有三種：由計算機通過下載電纜配置、用專用配置芯片（如Altera公司的EPCX系列芯片）配置、采用存儲器
  • 關鍵字： FPGA  SRAM  單片機  加密  嵌入式系統(tǒng)  存儲器  

賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA

  • 通過PCI EXPRESS兼容性測試 -  賽靈思VIRTEX-5 成為全球首個通過所有v1.1標準測試的FPGA 經(jīng)驗證的解決方案使用戶可快速采用業(yè)界速度最快的、內建低功耗PCI Express 端點模塊和串行收發(fā)器的65nm FPGA     靈思公司( Xilinx, Inc. (NASDAQ: XLNX))宣布其Virtex™-5&nbs
  • 關鍵字： FPGA  v1.1標準測試  單片機  嵌入式系統(tǒng)  賽靈思VIRTEX-5  

賽靈思最新版ISE大幅縮短FPGA設計周期

  • 賽靈思公司（Xilinx, Inc.）推出業(yè)界應用最廣泛的集成軟件環(huán)境（ISE）設計套件的最新版本ISE 9.1i。新版本專門為滿足業(yè)界當前面臨的主要設計挑戰(zhàn)而優(yōu)化，這些挑戰(zhàn)包括時序收斂、設計人員生產(chǎn)力和設計功耗。除了運行速度提高2.5倍以外，ISE 9.1i還新采用了SmartCompile 技術，因而可在確保設計中未變更部分實施結果的同時，將硬件實現(xiàn)的速度再提高多達6倍。同時，ISE 9.1i 還優(yōu)化了其最新65nm Virtex-
  • 關鍵字： FPGA  ISE  單片機  嵌入式系統(tǒng)  賽靈思  
共6421條 416/429 |‹ « 414 415 416 417 418 419 420 421 422 423 » ›|

fpga-spartan介紹

您好，目前還沒有人創(chuàng)建詞條fpga-spartan!
歡迎您創(chuàng)建該詞條，闡述對fpga-spartan的理解，并與今后在此搜索fpga-spartan的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-SPARTAN    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473