fpga 文章進入fpga技術社區(qū)

基于FPGA的車電總線接口技術研究

為提高集成架構中車電總線通信速率，結合綜合化處理系統(tǒng)項目要求，采用雙總線結合的方式，利用CAN總線和FlexRay總線實現(xiàn)功能及搭配上的互補，提出一種基于現(xiàn)場可編程門陣列(FPGA)的總線接口單元設計方案。通過FPGA完
關鍵字： FPGA FlexRay總線 CAN總線總線接口

FPGA復位的可靠性設計方法

對FPGA設計中常用的復位設計方法進行了分類、分析和比較。針對FPGA在復位過程中存在不可靠復位的現(xiàn)象，提出了提高復位設計可靠性的4種方法，包括清除復位信號上的毛刺、異步復位同步釋放、采用專用全局異步復位/置位
關鍵字： FPGA 復位可靠性同步復位異步復位

基于FPGA的數(shù)字存儲示波器對外圍芯片的控制設計

數(shù)字存儲示波器作為測試技術的重要工具，被廣泛應用于各個領域，并逐步取代傳統(tǒng)模擬示波器。其采樣數(shù)據(jù)是波形運算和分析的基礎，直接影響到整個數(shù)字存儲示波器的準確性。從這點出來，提出采用現(xiàn)場可編程邏輯器件(
關鍵字：數(shù)字存儲示波器 FPGA

基于FPGA的RS(255，239)編譯碼器設計及實現(xiàn)方法

RS(Reed—Solomon)編碼是一種具有較強糾錯能力的多進制BCH編碼，其既可糾正隨機錯誤，又可糾正突發(fā)錯誤。RS編譯碼器廣泛應用于通信和存儲系統(tǒng)，為解決高速存儲器中數(shù)據(jù)可靠性的問題，文中提出了RS編碼的實現(xiàn)方
關鍵字： RS編譯碼 FPGA 伽羅華域 BM算法 Chien搜索

多通道實時陣列信號處理系統(tǒng)的設計

摘要：以全數(shù)字化信號產(chǎn)生和數(shù)字波束形成處理為基礎的數(shù)字化陣列雷達已成為當代相控陣雷達技術發(fā)展的一個重要趨勢，本文針對現(xiàn)代數(shù)字化陣列雷達對多通道數(shù)據(jù)采集和實時處理的需求，設計了一種基于FPGA的多通道實時陣
關鍵字：陣列信號多通道采集 FPGA 數(shù)字波束合成

FPGA與ADC數(shù)字數(shù)據(jù)輸出的接口及LVDS應用訣竅

現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉換器(ADC)輸出的接口是一項常見的工程設計挑戰(zhàn)。本文簡要介紹各種接口協(xié)議和標準，并提供有關在高速數(shù)據(jù)轉換器實現(xiàn)方案中使用LVDS的應用訣竅和技巧。接口方式和標準現(xiàn)場可編程門陣列
關鍵字： FPGA ADC LVDS JESD204 接口方式

完善FPGA系統(tǒng)設計的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設計的工作頻率是不固定的，而是和設計本身的延遲緊密相連)。
關鍵字： FPGA 系統(tǒng)設計設計原則

基于DSP的某導航計算機模塊的設計

摘要：隨著現(xiàn)代導航技術的發(fā)展，慣性導航作為一種自主導航技術已經(jīng)廣泛應用于多種武器系統(tǒng)中，而導航計算機又是捷聯(lián)式慣導的核心部件。文章提出了一種采用基于DSP的某型導航計算機模塊的解決方案，設計方案采用雙處理
關鍵字： DSP CAN FPGA 光電隔離慣導

Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗實現(xiàn)突破

Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng))，Altera公司產(chǎn)品營銷資深總監(jiān)Patrick Dorsey表示，第10代器件在工藝技術和體系結構基礎上都進行了優(yōu)化，以最低功耗實現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首
關鍵字： FPGA EDA 集成

FPGA在高清低碼流視頻編碼中應用案例

3G網(wǎng)絡和智能手機的迅速普及推動了移動互聯(lián)網(wǎng)的發(fā)展，為安防網(wǎng)絡從局域網(wǎng)擴展到移動互聯(lián)網(wǎng)提供了條件。通過對移動互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實測可以知，512 Kbps是一個有效而且可靠的帶寬值，如果能夠在這個帶
關鍵字： FPGA 視頻編碼

三柵極技術給FPGA帶來突破性優(yōu)勢

本文考察了半導體制造業(yè)中晶體管設計從傳統(tǒng)平面向3D結構轉化的影響，以及其對可編程邏輯器件性能的顯著提升。引言2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨家采用Intel的
關鍵字：三柵極 FPGA 3D結構可編程邏輯器件

克服FPGA電路板設計挑戰(zhàn)

如果你在采用FPGA的電路板設計方面的經(jīng)驗很有限或根本沒有，那么在新的項目中使用FPGA的前景就十分堪憂——特別是如果FPGA是一個有1000個引腳的大塊頭。繼續(xù)閱讀本文將有助于你的FPGA選型和設計過程，并且
關鍵字：電路板開發(fā)板引腳分配 FPGA SSN

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

我經(jīng)常收到關于各類設備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應該歸類為SoC嗎?這里有幾個難題，至少技術和術語隨
關鍵字： ASIC ASSP SoC FPGA

基于BF533和FPGA的雷達信號模擬器設計實現(xiàn)

隨著軍事技術的高速發(fā)展，現(xiàn)代雷達系統(tǒng)面臨著嚴峻的挑戰(zhàn)。為適應新形勢，在現(xiàn)代數(shù)字信號處理技術和數(shù)字計算機高速發(fā)展的基礎上，計算機仿真技術得到廣泛應用，這也促使雷達信號模擬技術快速發(fā)展。雷達信號模擬器是現(xiàn)
關鍵字：雷達信號模擬器 DSP FPGA 數(shù)字頻率合成

JESD204B轉換器內(nèi)確定性延遲解密

對于需要一系列同步模數(shù)轉換器(ADC)的高速信號采樣和處理應用，轉換器具有去相位偏移和匹配延遲變化的能力至關重要。圍繞該特性展開的系統(tǒng)設計極為關鍵，因為從模擬采樣點到處理模塊之間的任何延遲失配都會使性能下
關鍵字： JESD204B ADC FPGA

共6383條 107/426 |‹ « 105 106 107 108 109 110 111 112 113 114 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]