EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區(qū)
萊迪思半導(dǎo)體宣布接受Canyon Bridge Capital的13億美元收購(gòu)要約
- 萊迪思半導(dǎo)體公司和Canyon Bridge Capital Partners, Inc. (簡(jiǎn)稱“Canyon Bridge”)11月3日宣布公司和Canyon Bridge的子公司Canyon Bridge Acquisition Company(簡(jiǎn)稱“母公司”)簽署收購(gòu)協(xié)議,根據(jù)該協(xié)議,母公司將以約每股8.30美元現(xiàn)金,總計(jì)約13億美元收購(gòu)萊迪思的所有已發(fā)行股份,包括萊迪思的凈債務(wù)。此價(jià)格比萊迪思在公告前最后一個(gè)交易日(即2016年11月2日)的最
- 關(guān)鍵字: 萊迪思 FPGA
Lattice接受13億美元中資背景Canyon Bridge收購(gòu)要約
- 萊迪思半導(dǎo)體(Lattice Semiconductor)與Canyon Bridge資本共同宣布,雙方簽署收購(gòu)協(xié)議,Canyon Bridge將以每股8.3美元現(xiàn)金收購(gòu)Lattice,計(jì)入Lattice債務(wù),總收購(gòu)價(jià)格近13億美元。此價(jià)格比Lattice11月2日收盤價(jià)溢價(jià)30%。 Lattice總裁兼CEO Darin G. Billerbeck對(duì)能達(dá)成交易非常滿意,“今天我們很高興與Canyon Bridge簽署協(xié)議,這次交易將給股東帶來(lái)很好的回報(bào)。Lattice董事會(huì)、財(cái)務(wù)部
- 關(guān)鍵字: Lattice FPGA
一種基于單片機(jī)的高精度超聲波多路同步測(cè)距系統(tǒng)設(shè)計(jì)
- 0 引言 超聲波測(cè)距作為一種非接觸性的檢測(cè)方法,因其結(jié)構(gòu)簡(jiǎn)單緊湊、可靠性高、價(jià)格低廉、實(shí)時(shí)性強(qiáng)等優(yōu)點(diǎn),近年來(lái)已經(jīng)得到了廣泛應(yīng)用,如液位測(cè)量,修路過(guò)程中路面平整檢測(cè),汽車倒車?yán)走_(dá),機(jī)器人輔助視覺(jué)識(shí)別系統(tǒng)等。但因超聲波在空氣中傳播時(shí)受到諸如環(huán)境溫度、濕度、風(fēng)速等影響,傳統(tǒng)的超聲波測(cè)距系統(tǒng)精度普遍較低。文獻(xiàn)[4]采用了在系統(tǒng)中增加硬件溫度補(bǔ)償模塊僅在一定程度上可以避免因環(huán)境溫度變化帶來(lái)的測(cè)量誤差。文獻(xiàn)[5,6]中采用小波等處理算法,也并不能彌補(bǔ)系統(tǒng)本質(zhì)上的缺陷。因此,研究了一種控制精度高,適用范圍寬的
- 關(guān)鍵字: 超聲波測(cè)距 FPGA
萊迪思推出ECP5-5G FPGA, 適用于通信和工業(yè)市場(chǎng)的優(yōu)化互連解決方案
- 萊迪思半導(dǎo)體公司,客制化智能互連解決方案市場(chǎng)的領(lǐng)先供應(yīng)商,今日宣布推出基于全新ECP5-5G™器件的IP和解決方案,該器件是公司低功耗、小尺寸ECP5互連FPGA產(chǎn)品系列的最新成員,適用于工業(yè)和通信應(yīng)用。該產(chǎn)品可在各類應(yīng)用中實(shí)現(xiàn)到ASIC和ASSP的無(wú)縫互連,包括小型蜂窩、低端路由器、回程、低功耗無(wú)線電、攝像頭、機(jī)器視覺(jué)和游戲平臺(tái)等應(yīng)用。 萊迪思的ECP5-5G產(chǎn)品系列經(jīng)過(guò)優(yōu)化,能夠?yàn)?G SERDES應(yīng)用提供成本、功耗超低以及尺寸超小的解決方案。器件支持多個(gè)5G SERDES協(xié)議,
- 關(guān)鍵字: 萊迪思 FPGA
一種基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)
- 摘要:有限沖擊響應(yīng)(FIR)濾波器是數(shù)字通信系統(tǒng)中常用的基本模塊。文章設(shè)計(jì)了一種流水結(jié)構(gòu)的FIR濾波器,通過(guò)FPGA對(duì)其進(jìn)行硬什加速控制。仿真結(jié)果驗(yàn)證了所設(shè)計(jì)的FIR流水結(jié)構(gòu)濾波器功能的正確性。0 引言隨著數(shù)字通信技術(shù)
- 關(guān)鍵字: FIR濾波器 FPGA 流水結(jié)構(gòu)
FPGA數(shù)字核脈沖分析器硬件設(shè)計(jì)解析
- 國(guó)內(nèi)譜儀技術(shù)多年來(lái)一直停留在模擬技術(shù)水平上,數(shù)字化能譜測(cè)量技術(shù)仍處于方法研究階段。為了滿足不斷增長(zhǎng)的高性能能譜儀需求,迫切需要研制一種數(shù)字化gamma;能譜儀。通過(guò)核脈沖分析儀顯示在顯示器上的核能譜幫助人們
- 關(guān)鍵字: FPGA 數(shù)字核脈沖分析器
FPGA搶答器設(shè)計(jì)與實(shí)現(xiàn)
- 搶答器在各類競(jìng)賽中的必備設(shè)備,有單路輸入的,也有組輸入方式,本設(shè)計(jì)以FPGA 為基礎(chǔ)設(shè)計(jì)了有三組輸入(每組三人),具有搶答計(jì)時(shí)控制,能夠?qū)Ω鲹尨鹦〗M成績(jī)進(jìn)行相應(yīng)加減操作的通用型搶答器;現(xiàn)行的搶答器中主要有兩種
- 關(guān)鍵字: FPGA 搶答器 設(shè)計(jì)
基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)
- 針對(duì)機(jī)械設(shè)備運(yùn)行中的振動(dòng)監(jiān)控,設(shè)計(jì)振動(dòng)信號(hào)采集系統(tǒng),提出了一種基于FPGA的振動(dòng)信號(hào)采集系統(tǒng)的設(shè)計(jì)方案。重點(diǎn)闡述了系統(tǒng)硬件結(jié)構(gòu)組成、信號(hào)調(diào)理電路和數(shù)據(jù)采集模塊的設(shè)計(jì),同時(shí)對(duì)A/D采樣的控制邏輯進(jìn)行了討論。經(jīng)試驗(yàn)驗(yàn)證表明,該系統(tǒng)可達(dá)到采樣率10 K每秒、采集精度16位,能夠滿足實(shí)時(shí)性和精度要求。
- 關(guān)鍵字: 加速度傳感器 振動(dòng)信號(hào) 信號(hào)采集 FPGA
基于FPGA的串行多階FIR濾波器設(shè)計(jì)
- 摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說(shuō)明使用FPGA實(shí)現(xiàn)FIR的靈活性,文中列舉了一個(gè)多階串行FIR濾波器實(shí)例,并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說(shuō)明,最后使用Matlab和Quar
- 關(guān)鍵字: FPGA FIR數(shù)字濾波器 Matlab 仿真
基于Altera cyclone V SOC的JPEG編碼分析
- H.264等視頻壓縮算法在視頻會(huì)議中是核心的視頻處理算法,它要求在規(guī)定的短時(shí)間內(nèi),編解碼大量的視頻數(shù)據(jù),目前主要都是在DSP上運(yùn)行。未來(lái)在添加4k*2k、H.265編解碼等功能,并要求控制一定成本的情況下,面臨DSP性能瓶
- 關(guān)鍵字: altera Cyclone V SoC FPGA DSP
fpga介紹
FPGA是英文Field-Programmable Gate Array的縮寫,即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內(nèi)部包括可 [ 查看詳細(xì) ]
熱門主題
FPGA/協(xié)處理器
FPGA-to-ASIC
CPLD/FPGA
FPGA)
DSP+FPGA
FPGA專題
FPGA專題安全
FPGA專題汽車
FPGA專題消費(fèi)
現(xiàn)場(chǎng)可編程門陣列(FPGA)
Spartan.FPGA
FPGA/EPLD
PLD/FPGA
Virtex-5FPGA
FPGA/MCU
FPGA-SPARTAN
FPGA:QuartusⅡ
視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO
ASIC、FPGA和DSP
FPGA/
FPGA/CPLD開(kāi)發(fā)
現(xiàn)場(chǎng)可編程門陣列(FPGA)
ASIC-to-FPGA
樹(shù)莓派
linux
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473