首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

如何降低運(yùn)放噪聲?運(yùn)放電路噪聲降低措施

  • 　　常見外部噪聲源 　　電源紋波 　　在全波整流的線性穩(wěn)壓供電的電路中，100Hz紋波是主要的電源噪聲，對(duì)于運(yùn)放電路，100Hz噪聲電平通常要求控制在10nV-100nV(RTI)內(nèi)，這取決于三個(gè)因素：運(yùn)放在100Hz時(shí)的電源抑制比(PSRR)，穩(wěn)壓器的紋波抑制比及穩(wěn)壓器的輸入濾波電容的大小。圖1是OP77的PSRR-頻率曲線，可以看出，OP77在100Hz時(shí)PSRR大約是76dB，要獲得不大于100nV(RTI)的性能，供電電源的紋波必須小于0.6mV。常用的三端穩(wěn)壓一般能提供大約60dB的紋波抑制
  • 關(guān)鍵字： 運(yùn)放電路  PCB  

基于層次型AdaBoost檢測算法的快速人臉檢測在FPGA上的實(shí)現(xiàn)

  • 人臉檢測是指對(duì)于給定的圖像或視頻，判斷其中是否存在人臉，如果存在，則進(jìn)一步確定人臉的個(gè)數(shù)、具體位置以及大小的過程[1]。作為一個(gè)模式識(shí)別問題，人臉檢驗(yàn)包含兩個(gè)方面的內(nèi)容，一是特征提取，二是分類方法設(shè)計(jì)。近
  • 關(guān)鍵字： AdaBoost  FPGA  檢測算法  人臉檢測    

FPGA的機(jī)載合成孔徑雷達(dá)數(shù)字信號(hào)處理機(jī)接口板卡的設(shè)計(jì)與實(shí)現(xiàn)

  • 機(jī)載合成孔徑雷達(dá)(Synthetic Aperture Radar,簡稱SAR)是以“合成孔徑”原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動(dòng)補(bǔ)償為前提條件的高分辨率成像雷達(dá)#65377;對(duì)于機(jī)載合成孔徑雷達(dá)成像處理來講
  • 關(guān)鍵字： FPGA  機(jī)載  合成孔徑  雷達(dá)數(shù)字    

PCB外形和尺寸的設(shè)計(jì)

  • PCB外形和尺寸是由貼裝機(jī)的PCB傳輸方式、貼裝范圍決定的。1.PCB外形(1)當(dāng)PCB定位在貼裝工作臺(tái)上，通過工作臺(tái)傳輸PCB時(shí)，對(duì)PCB的外形沒有特殊要求。(2)當(dāng)直接采用導(dǎo)軌傳輸PCB時(shí)，PCB外形必須是筆直的。如果是異形PCB，
  • 關(guān)鍵字： PCB  尺寸    

FPGA最小系統(tǒng)電路分析：下載配置與調(diào)試接口電路設(shè)計(jì)

  • 下載配置與調(diào)試接口電路設(shè)計(jì)FPGA是SRAM型結(jié)構(gòu)，本身并不能固化程序。因此FPGA需要一片F(xiàn)lash結(jié)構(gòu)的配置芯片來存儲(chǔ)邏輯配置信息，用于進(jìn)行上電配置。以Altera公司的FPGA為例，配置芯片分為串行(EPCSx系列)和并行(EPCx系
  • 關(guān)鍵字： FPGA  最小系統(tǒng)  電路分析  下載    

FPGA調(diào)試技術(shù)加快硅前驗(yàn)證

  • 隨著基于FPGA進(jìn)行原型設(shè)計(jì)的復(fù)雜性不斷增加，市場對(duì)更好調(diào)試技術(shù)的需求也日益增加。FPGA原型設(shè)計(jì)可用于驗(yàn)證、早期軟件開發(fā)、概念證明等，因此變得非常重要。它的主要職責(zé)仍然是執(zhí)行這些任務(wù)，而不是試圖找出因原型構(gòu)
  • 關(guān)鍵字： FPGA  調(diào)試技術(shù)  硅前驗(yàn)證  RTL仿真  

基于Altera cyclone V SOC的JPEG編碼分析

  • H.264等視頻壓縮算法在視頻會(huì)議中是核心的視頻處理算法，它要求在規(guī)定的短時(shí)間內(nèi)，編解碼大量的視頻數(shù)據(jù)，目前主要都是在DSP上運(yùn)行。未來在添加4k*2k、H.265編解碼等功能，并要求控制一定成本的情況下，面臨DSP性能瓶
  • 關(guān)鍵字： altera  Cyclone V SoC  FPGA  DSP  

基于FPGA的串行多階FIR濾波器設(shè)計(jì)

  • 摘要 FIR濾波器的設(shè)計(jì)分為濾波器系數(shù)計(jì)算和濾波器結(jié)構(gòu)的具體兩個(gè)部分。為說明使用FPGA實(shí)現(xiàn)FIR的靈活性，文中列舉了一個(gè)多階串行FIR濾波器實(shí)例，并給出主要的源代碼和相關(guān)模塊的時(shí)序和功能說明，最后使用Matlab和Quar
  • 關(guān)鍵字： FPGA  FIR數(shù)字濾波器  Matlab  仿真  

Xilinx助力邁信成功推出POWERLINK主站

  • 基于賽靈思Zynq All Programmable SoC的解決方案幫助中國武漢邁信電氣技術(shù)有限公司大大降低了開發(fā)難度，同時(shí)大幅加速了開發(fā)進(jìn)程，使得中國武漢邁信電氣技術(shù)有限公司成為市場上POWERLINK主站的首家中國供應(yīng)商。2013
  • 關(guān)鍵字：   FPGA  IP  嵌入式  PLD  CPLD  SoC  數(shù)字信號(hào)處理  消費(fèi)電子  FPGA  

FPGA雙雄公布季度財(cái)報(bào)數(shù)據(jù)顯示一片光明

  • FPGA供應(yīng)商Altera和賽靈思近日陸續(xù)公布了健康的財(cái)務(wù)數(shù)據(jù)。Altera公司四季度銷售額為4.544億美元，環(huán)比增長2%同比增長3%。賽靈思則為5.87億美元，環(huán)比下降了2%，但是同比激增15%。“受益于Kintex 7系列產(chǎn)品的熱
  • 關(guān)鍵字： FPGA  IP  嵌入式  PLD  CPLD  SoC  數(shù)字信號(hào)處理  消費(fèi)電子  FPGA  

FPGA搶答器設(shè)計(jì)與實(shí)現(xiàn)

  • 搶答器在各類競賽中的必備設(shè)備，有單路輸入的，也有組輸入方式，本設(shè)計(jì)以FPGA 為基礎(chǔ)設(shè)計(jì)了有三組輸入(每組三人)，具有搶答計(jì)時(shí)控制，能夠?qū)Ω鲹尨鹦〗M成績進(jìn)行相應(yīng)加減操作的通用型搶答器;現(xiàn)行的搶答器中主要有兩種
  • 關(guān)鍵字： FPGA  搶答器  設(shè)計(jì)  

基于FPGA的視頻實(shí)時(shí)邊緣檢測系統(tǒng)

  • 摘要：對(duì)于視頻圖像檢測與識(shí)別的需要，提出了一種基于FPGA的視頻邊緣檢測系統(tǒng)設(shè)計(jì)方案，并完成系統(tǒng)的硬件設(shè)計(jì)。通過FPGA控制攝像頭進(jìn)行視頻采集，雙端口SDRAM對(duì)圖像數(shù)據(jù)進(jìn)行緩存，F(xiàn)PGA再對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理。實(shí)際采用
  • 關(guān)鍵字： FPGA  OV7670  視頻采集  邊緣檢測  VGA  

基于FPGA的通用網(wǎng)絡(luò)下載器硬件設(shè)計(jì)

  • 摘要 網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路，給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中，對(duì)于LVDS接口、高速總線以及疊層的設(shè)計(jì)中給出
  • 關(guān)鍵字： LVDS  通用下載器  FPGA  

FPGA數(shù)字核脈沖分析器硬件設(shè)計(jì)解析

  • 國內(nèi)譜儀技術(shù)多年來一直停留在模擬技術(shù)水平上，數(shù)字化能譜測量技術(shù)仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求，迫切需要研制一種數(shù)字化gamma;能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們
  • 關(guān)鍵字： FPGA  數(shù)字核脈沖分析器  

一種基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：有限沖擊響應(yīng)(FIR)濾波器是數(shù)字通信系統(tǒng)中常用的基本模塊。文章設(shè)計(jì)了一種流水結(jié)構(gòu)的FIR濾波器，通過FPGA對(duì)其進(jìn)行硬什加速控制。仿真結(jié)果驗(yàn)證了所設(shè)計(jì)的FIR流水結(jié)構(gòu)濾波器功能的正確性。0 引言隨著數(shù)字通信技術(shù)
  • 關(guān)鍵字： FIR濾波器  FPGA  流水結(jié)構(gòu)  
共8329條 132/556 |‹ « 130 131 132 133 134 135 136 137 138 139 » ›|

fsp:fpga-pcb介紹

您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473