mcu-fpga 文章進(jìn)入mcu-fpga技術(shù)社區(qū)

用32位MCU設(shè)計(jì)應(yīng)用系統(tǒng)時(shí)的軟硬件考慮

在過(guò)去的二十年當(dāng)中，隨著交通工具復(fù)雜性的日益增加，工程師已將ECU從8位MCU升級(jí)為16位以上的器件。目前，這樣一 ...
關(guān)鍵字： MCU 32位應(yīng)用設(shè)計(jì) 汽車引擎控制單元

海思半導(dǎo)體新推出8位MCU用于IC卡

　　海思半導(dǎo)體公司日前推出硬件加密8位微控制器Hi9102E321X V1.0，內(nèi)置64K ROM及32K EEPROM，據(jù)稱是提供高效、高安全性及低功耗特性，適用于SIM卡、UIM卡、社?？?、付費(fèi)電視卡、銀行卡、加油卡、校園卡等應(yīng)用。　　該微控制器CPU與標(biāo)準(zhǔn)的8051完全兼容，外部時(shí)鐘頻率支持1MHz～5MHz，大多數(shù)指令在一個(gè)時(shí)鐘周期完成，并提供內(nèi)部時(shí)鐘倍頻器，支持1x、2x、4x倍頻。內(nèi)置的EEPROM具有50萬(wàn)次的擦寫能力，其中的數(shù)據(jù)可以保存10年時(shí)間，EEPRO
關(guān)鍵字： IC卡 MCU 半導(dǎo)體海思

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來(lái)越小型化，對(duì)低功耗的要求持續(xù)增長(zhǎng)。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說(shuō)明如何使功耗最小化。　　功耗的三個(gè)主要來(lái)源是啟動(dòng)、待機(jī)和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動(dòng)電流；待機(jī)功耗又稱作靜態(tài)功耗，是電源開(kāi)啟但I(xiàn)/O上沒(méi)有開(kāi)關(guān)活動(dòng)時(shí)器件的功耗；動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。　　啟動(dòng)電流因器件而異
關(guān)鍵字： FPGA 嵌入式消費(fèi)電子

使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

介紹了SDRAM的特點(diǎn)和工作原理，提出了一種基于FPGA的SDRAM控制器的設(shè)計(jì)方法，使用該方法實(shí)現(xiàn)的控制器可非常方便地對(duì)SDRAM進(jìn)行控制。
關(guān)鍵字： Verilog SDRAM FPGA 控制器

利用MCU 設(shè)計(jì)離線鋰電池充電器

　　高效、低成本及可靠的電池充電器設(shè)計(jì)可用各種方法來(lái)實(shí)現(xiàn)，但采用8 位閃速M(fèi)CU 不僅能縮短設(shè)計(jì)時(shí)間、降低成本及提供安全可靠的產(chǎn)品，而且還能使設(shè)計(jì)人員以最少的工作量來(lái)進(jìn)行現(xiàn)場(chǎng)升級(jí)?？紤]到電池安全充電的成本、設(shè)計(jì)效率及重要性，基于MCU 的解決方案可為設(shè)計(jì)者們提供諸多優(yōu)勢(shì)。通過(guò)選擇帶適當(dāng)外圍與閃存的8 位MCU，工程師們能充分利用其優(yōu)勢(shì)來(lái)設(shè)計(jì)一種離線鋰電池充電器。帶2KB 閃存及適當(dāng)外圍以提供一種廉價(jià)解決方案的飛利浦 80C51 型MCU 就是這樣一個(gè)例子。集成化閃存還能提供高效及方便地調(diào)試應(yīng)用代碼并進(jìn)行現(xiàn)
關(guān)鍵字： MCU 電源

基于FPGA的毫米波多目標(biāo)信號(hào)形成技術(shù)的研究

毫米波多目標(biāo)信號(hào)發(fā)生器通過(guò)模擬的方法產(chǎn)生多種類型高精度的雷達(dá)多目標(biāo)回波信號(hào)，在實(shí)際雷達(dá)系統(tǒng)前端不具備的條件下對(duì)雷達(dá)系統(tǒng)后級(jí)進(jìn)行調(diào)試，便于制導(dǎo)武器的性能測(cè)試，大大加快新武器的研制進(jìn)程。毫米波多目標(biāo)信號(hào)產(chǎn)生的關(guān)鍵是要求回波信號(hào)距離分辨率極高，常規(guī)的多目標(biāo)信號(hào)產(chǎn)生方法如使用數(shù)字延時(shí)線產(chǎn)生多目標(biāo)之間的延時(shí)，其控制不靈活，并且有些延時(shí)線需要接ECL電源，使用不方便也增加了設(shè)計(jì)的復(fù)雜度。使用分立元件實(shí)現(xiàn)延時(shí)則使電路元件過(guò)多，電路的穩(wěn)定性及延時(shí)的精確性也會(huì)大大降低。本文介紹一種新的產(chǎn)生毫米波雷達(dá)模擬器的多目標(biāo)信號(hào)的方法
關(guān)鍵字： FPGA

FPGA 設(shè)計(jì)的四種常用思想與技巧

　　本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD 邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作種取得事半功倍的效果。　　FPGA/CPLD的設(shè)計(jì)思想與技巧是一個(gè)非常大的話題，由于篇幅所限，本文僅介紹一些常用的設(shè)計(jì)思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識(shí)地利用這些原則指導(dǎo)日后的設(shè)計(jì)工作，將取得事半功倍的效果！乒乓操作
關(guān)鍵字： FPGA 嵌入式

大型設(shè)計(jì)中FPGA的多時(shí)鐘策略

　　利用FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。　　FPGA 設(shè)計(jì)的第一步是決定需要什么樣的時(shí)鐘速率，設(shè)計(jì)中最快的時(shí)鐘將確定FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設(shè)計(jì)中兩個(gè)觸發(fā)器之間一個(gè)信號(hào)的傳輸時(shí)間P 來(lái)決定，如果P 大于時(shí)鐘周期T，則當(dāng)信號(hào)在一個(gè)觸發(fā)
關(guān)鍵字： FPGA 嵌入式

自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn)

　　算術(shù)編碼是一種無(wú)失真的編碼方法，能有效地壓縮信源冗余度，屬于熵編碼的一種。算術(shù)編碼的一個(gè)重要特點(diǎn)就是可以按分?jǐn)?shù)比特逼近信源熵，突破了Haffman編碼每個(gè)符號(hào)只不過(guò)能按整數(shù)個(gè)比特逼近信源熵的限制。對(duì)信源進(jìn)行算術(shù)編碼，往往需要兩個(gè)過(guò)程，第一個(gè)過(guò)程是建立信源概率表，第二個(gè)過(guò)程是對(duì)信源發(fā)出的符號(hào)序列進(jìn)行掃描編碼。而自適應(yīng)算術(shù)編碼在對(duì)符號(hào)序列進(jìn)行掃描的過(guò)程中，可一次完成上述兩個(gè)過(guò)程，即根據(jù)恰當(dāng)?shù)母怕使烙?jì)模型和當(dāng)前符號(hào)序列中各符號(hào)出現(xiàn)的頻率，自適應(yīng)地調(diào)整各符號(hào)的概率估計(jì)值，同時(shí)完成編碼。盡管從編碼效率上看不如已
關(guān)鍵字： FPGA 嵌入式

HDLC控制協(xié)議的FPGA設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種基于ＦＰＧＡ的ＨＤＬＣ協(xié)議控制系統(tǒng)?該系統(tǒng)可有效利用ＦＰＧＡ片內(nèi)硬件資源，無(wú)需外圍電路，高度集成且操作簡(jiǎn)單。重點(diǎn)對(duì)協(xié)議的ＣＲＣ校驗(yàn)及“０”比特插入模塊進(jìn)行了介紹，給出了相應(yīng)的ＶＨＤＬ代碼及功能仿真波形圖。
關(guān)鍵字： HDLC FPGA 控制協(xié)議

基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)

提出了一種基于FPGA和USB的高速數(shù)據(jù)傳輸、記錄及顯示系統(tǒng)的設(shè)計(jì)方案，并對(duì)其中的低電壓差分信號(hào)（LVDS）傳輸方式、FPGA功能模塊以及USB傳輸模塊等進(jìn)行了介紹。
關(guān)鍵字： FPGA USB 高速數(shù)據(jù)傳輸記錄

基于FPGA的數(shù)字復(fù)接系統(tǒng)幀同步器設(shè)計(jì)與實(shí)現(xiàn)

介紹了應(yīng)用ＦＰＧＡ技術(shù)進(jìn)行幀同步器設(shè)計(jì)的實(shí)現(xiàn)原理、系統(tǒng)框圖及設(shè)計(jì)中需要注意的問(wèn)題，給出了用ＶＨＤＬ描述的幾個(gè)模塊的源代碼。
關(guān)鍵字： FPGA 數(shù)字復(fù)接系統(tǒng) 幀同步器

基于C的設(shè)計(jì)方式簡(jiǎn)化FPGA/協(xié)處理器混合平臺(tái)軟硬件協(xié)同設(shè)計(jì)

基于C的設(shè)計(jì)方式簡(jiǎn)化FPGA/協(xié)處理器混合平臺(tái)軟硬件協(xié)同設(shè)計(jì) 在最近幾年中日益流行在高性能嵌入式應(yīng)用中使用現(xiàn)場(chǎng)可編程門陣列（FPGA）。FPGA已經(jīng)被證明有能力處理各種不同的任務(wù)，從相對(duì)簡(jiǎn)單的控制功能到更加復(fù)雜的算法操作。雖然FPGA在某些功能上比設(shè)計(jì)專用ASIC硬件具有時(shí)間和成本上的優(yōu)勢(shì)，但在面向軟件應(yīng)用中FPGA比傳統(tǒng)處理器和DSP的優(yōu)勢(shì)并沒(méi)有體現(xiàn)出來(lái)。這很大程度上是由于過(guò)去割裂了硬件和軟件開(kāi)發(fā)工具和方法之間的關(guān)系?！　∪欢罱麱PGA在面向軟件設(shè)計(jì)工具方面的發(fā)展，及器件容量的持續(xù)增
關(guān)鍵字： FPGA/協(xié)處理器

為什么8位MCU依然活躍在當(dāng)今市場(chǎng)上？

為什么8位MCU依然活躍在當(dāng)今市場(chǎng)上？ ZiLOG 董事長(zhǎng)兼首席執(zhí)行官 James Thorburn自20世紀(jì)70年代早期面世以來(lái)，8位微控制器（MCU）已成為電子行業(yè)廣為應(yīng)用的器件。但是，技術(shù)進(jìn)步通常有這樣的規(guī)律：一旦有更先進(jìn)的技術(shù)出現(xiàn)，舊技術(shù)就要讓位給新技術(shù)。盡管更復(fù)雜、更強(qiáng)大的16和32位器件出現(xiàn)，并且這些器件也帶來(lái)了性能優(yōu)勢(shì)，但8位MCU市場(chǎng)卻繼續(xù)壯大。Semico公司的研究數(shù)據(jù)預(yù)測(cè)，8位MCU市場(chǎng)的全球總價(jià)值將從2002年的不足40億美元攀升到20
關(guān)鍵字： MCU

8位MCU的新變化

8位MCU的新變化　　上期（5月上半月P108）介紹了以32位微處理器為主的高性能處理器的發(fā)展動(dòng)向。談到一些權(quán)威調(diào)查機(jī)構(gòu)認(rèn)為8位MCU的發(fā)展速度已趨于平緩，8位MCU的總營(yíng)收甚至還有所下降。因此，許多處理器廠商勇于向高位攀登。　　但是，仁者見(jiàn)仁，智者見(jiàn)智，8位MCU的市場(chǎng)總量畢竟還是很可觀的，很多8位MCU廠商對(duì)此領(lǐng)域仍癡心不改，不斷地革新自己的產(chǎn)品，以適應(yīng)當(dāng)今網(wǎng)絡(luò)、無(wú)線時(shí)代的主旋律；同時(shí)，還有一些高端MCU廠商加盟到8位大家庭來(lái)。　　筆者最近的采訪中可看出，當(dāng)今的8位MCU往往突出有閃存功能
關(guān)鍵字： MCU 嵌入式