首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> rf-fpga

FPGA:HDMI接口

  • HDMI 是一種數(shù)字視頻接口,因此很容易從現(xiàn)代 FPGA 驅(qū)動。讓我們看看它是如何工作的。連接器標準 HDMI 連接器有 19 個引腳。 在 19 個引腳中,有 8 個特別值得關(guān)注,因為它們形成 4 個 TMDS 差分對來傳輸實際的高速視頻信息。TMDS 時鐘+ 和時鐘-TMDS data0+ 和 data0-TMDS data1+ 和 data1-TMDS data2+ 和 data2-我們從FPGA到HDMI連接器的連接再簡單不過了......我們使用 8 個 FPGA 引腳,配置為 4 個差分 TM
  • 關(guān)鍵字: FPGA  HDMI接口  

FPGA:Ethernet接口

  • 以太網(wǎng)全雙工協(xié)議易于在FPGA中實現(xiàn)。 這里的目標是將FPGA連接到10BASE-T連接。以太網(wǎng)數(shù)據(jù)包:發(fā)送和接收10BASE-T FPGA 接口 0 - 發(fā)送以太網(wǎng)流量的方案在這里,我們演示了如何將以太網(wǎng)流量直接從FPGA發(fā)送到PC。對于此食譜,您需要:FPGA 開發(fā)板,具有 2 個空閑 IO 和一個 20MHz 時鐘。一臺帶有以太網(wǎng)卡并安裝了 TCP-IP 堆棧的 PC(如果你能瀏覽 Internet,你就很好)。(可選)網(wǎng)絡(luò)集線器或交換機。1. 將FPGA板連接到以太網(wǎng)以下是使用以太網(wǎng)集線器或交換機
  • 關(guān)鍵字: FPGA  Ethernet接口  

FPGA:PCI Express接口

  • 隨著 PCI Express 在高端 FPGA 中變得司空見慣,讓我們看看 FPGA 供應(yīng)商如何輕松實現(xiàn)該技術(shù)。特別是,我們更仔細地研究了賽靈思的 PCI Express 解決方案。PCI Express 1 - 連接器PCI Express 通常有兩種尺寸:1 通道和 16 通道,其中 1 通道用于普通主板,16 通道用于顯卡。連接器1 通道連接器有 36 個觸點,排列成兩排,每排 18 個觸點。這是俯視圖。在 36 個觸點中,只有 6 個對數(shù)據(jù)傳輸有用,其余是電源引腳和其他輔助信號。 6 個功能觸點以
  • 關(guān)鍵字: FPGA  PCI Express接口  賽靈思  

FPGA:PCI項目

  • FPGA 是功能強大的 PCI 開發(fā)平PCI 0 - 簡單的PCI接口這是 PCI 代碼的一個示例。 我們使用 PCI 寫入命令來控制 LED。 寫“0”可關(guān)閉 LED,寫“1”可打開 LED!臺,這要歸功于其可重新編程性和運行速度。// Very simple PCI target// Just 3 flip-flops for the PCI logic, plus one to hold the state of an LEDmodule PCI(CLK, RSTn, FRAMEn, AD, CBE
  • 關(guān)鍵字: FPGA  PCI接口  

FPGA:SD卡

  • SD 卡可輕松與 FPGA 連接。我們的SD卡項目分為兩部分:SD 卡 1 - FPGA 連接SD 卡可輕松與 FPGA 連接。 它們有不同的尺寸(標準、迷你和微型),但在電氣上它們的工作方式相同。 讓我們關(guān)注 micro-SD 卡,因為它們非常小且現(xiàn)在很受歡迎。Micro-SD 卡有 8 個針腳。首先,電源連接在引腳 4 和 6 上。然后,您需要 3 到 6 個 FPGA 引腳連接,具體取決于您決定使用的操作模式。SPI模式在SPI模式下,DI/DO線是單向的。這意味著:無需在 DI/DO 上上拉命令(
  • 關(guān)鍵字: FPGA  SD卡  

FPGA:JTAG接口

  • 大多數(shù)FPGA都支持JTAG。JTAG 1 - 什么是JTAG?JTAG 是 1149 年代開發(fā)的 IEEE 標準 (1.1980),用于解決電子板制造問題。 如今,它更多地用作編程、調(diào)試和探測端口。但首先,讓我們看看JTAG的原始用途,邊界測試。邊界測試這是一個簡單的電子板(也稱為“PCB”,意為“印刷電路板”),帶有兩個 IC(“集成電路”)、一個 CPU 和一個 FPGA。典型的電路板可能有更多的IC。IC可以有很多引腳。 因此,當然,IC通過許多連接(PCB走線)連接在一起。我們在這里只展示四個。
  • 關(guān)鍵字: FPGA  JTAG接口  

FPGA約束、時序分析的概念介紹

  • 時序約束的概念和基本策略時序約束主要包括周期約束(FFS到FFS,即觸發(fā)器到觸發(fā)器)和偏移約束(IPAD到FFS、FFS到OPAD)以及靜態(tài)路徑約束(IPAD到OPAD)等3種。通過附加約束條件可以使綜合布線工具調(diào)整映射和布局布線過程,使設(shè)計達到時序要求。例如用OFFSET_IN_BEFORE約束可以告訴綜合布線工具輸入信號在時鐘之前什么時候準備好,綜合布線工具就可以根據(jù)這個約束調(diào)整與IPAD相連的Logic Circuitry的綜合實現(xiàn)過程,使結(jié)果滿足FFS的建立時間要求。附加時序約束的一般策略是先附加
  • 關(guān)鍵字: FPGA  約束  時序  

FPGA:EPP(增強型并行端口)

  • EPP 使與 PC 的通信變得快速而簡單。在這里,我們使用Pluto-P FPGA板與支持EPP的PC進行通信。EPP 1 - 什么是 EPP?EPP 是 IEEE 1284(并行端口標準)的一部分。IEEE 1284 還定義了 SPP 和 ECP,但 EPP 提供了兩者的優(yōu)點,即速度和簡單性。EPP的主要特點是:通過并行端口提供雙向通信,即對連接到 PC 并行端口的外圍設(shè)備進行讀寫的方式。事務(wù)是 8 位寬的,并且是原子的。主機 (PC) 始終是事務(wù)的發(fā)起者,讀取或?qū)懭?。沒有爆發(fā)的概念。您可以發(fā)
  • 關(guān)鍵字: FPGA  EPP  增強型并行端口  

FPGA:SPI接口

  • SPI可以用作FPGA和其他芯片之間簡單有效的通信方式。SPI 1 - 什么是SPI?SPI是一個簡單的接口,允許一個芯片與一個或多個其他芯片進行通信。它看起來如何?讓我們從一個簡單的例子開始,其中只有兩個芯片必須一起通信。SPI 需要在兩個芯片之間使用 4 根線。如您所見,這些電線被稱為 SCK、MOSI、MISO 和 SSEL,其中一個芯片是“主芯片”,另一個芯片是“從芯片”。SPI基礎(chǔ)知識基本上:它是同步的。它是全雙工串行。它不是即插即用的。有一個(也只有一個)主站和一個或多個(或多個)從站。更多細
  • 關(guān)鍵字: FPGA  SPI接口  

PSG獨立運作拯救的是英特爾還是FPGA

  • 根據(jù)英特爾官方的公告,2024年1月1日起,可編程解決方案部門(PSG)將獨立運營,并計劃2年內(nèi)開啟IPO。值得一提的是,英特爾的PSG其實就是以2015年5月達成收購協(xié)議的Altera為主體,從當年花費167億美元成為英特爾最大一筆收購,到現(xiàn)在要獨立運營甚至上市套現(xiàn),種種操作背后蘊含了哪些原因我們不得而知,不過這筆投資的回報價值幾何也許能終見分曉。 在半導(dǎo)體行業(yè),作為霸占銷售額榜首位置最久的公司,英特爾在收購方面表現(xiàn)得一直很積極,但從另一個角度來看,英特爾的收購交易獲得較高評價的也不多,很多交易即使計算
  • 關(guān)鍵字: 英特爾  PSG  FPGA  Altera  賽靈思  Lattice  

FPGA串行接口(RS-232)

  • 串行接口是將FPGA連接到PC的簡單方法。 我們只需要一個發(fā)射器和接收器模塊。異步發(fā)射器它通過序列化要傳輸?shù)臄?shù)據(jù)來創(chuàng)建信號“TxD”。異步接收器它從 FPGA 外部獲取信號“RxD”,并將其“解串化”,以便在 FPGA 內(nèi)部輕松使用。串行接口 1 - RS-232 串行接口的工作原理RS-232接口具有以下特點:使用 9 針連接器“DB-9”(較舊的 PC 使用 25 針“DB-25”)。允許雙向全雙工通信(PC可以同時發(fā)送和接收數(shù)據(jù))??梢砸源蠹s 10KBytes/s 的最大速度進行通信。DB-9 連接
  • 關(guān)鍵字: FPGA  串行接口  

FPGA計數(shù)器的藝術(shù)

  • 計數(shù)器構(gòu)成了一個基本的FPGA構(gòu)建塊。 它們有各種形狀和形式......計數(shù)器 1 - 二進制計數(shù)器最簡單的計數(shù)器可以使用幾行 Verilog 構(gòu)建快速高效的二進制計數(shù)器。例如,下面是一個 32 位計數(shù)器。reg [31:0] cnt;always @(posedge clk) cnt <= cnt+1;此類計數(shù)器從 0 計數(shù)到 4294967295,然后回滾 0 以繼續(xù)其進程。 它占用的資源很少,并且在FPGA中運行速度快,這要歸功于隱藏的攜帶鏈(稍后會詳細介紹)。 現(xiàn)在,讓我們看看一些變化。首先
  • 關(guān)鍵字: FPGA  計時器  二進制  

實現(xiàn)最高效的數(shù)據(jù)轉(zhuǎn)換:深入了解Achronix JESD204C解決方案

  • 長期以來,Achronix為不同行業(yè)的數(shù)據(jù)密集型和高帶寬應(yīng)用提供了創(chuàng)新性的FPGA產(chǎn)品和技術(shù),并幫助客戶不斷打破性能極限。其中一些應(yīng)用需要與先進的模擬/數(shù)字轉(zhuǎn)換器(ADC)和數(shù)字/模擬轉(zhuǎn)換器(DAC)進行對接——可由JESD204C完美地完成這項任務(wù)。JESD204B/C是由JEDEC定義和開發(fā)的高速數(shù)據(jù)轉(zhuǎn)換器串行接口標準。該標準減少了高速數(shù)據(jù)轉(zhuǎn)換器和其他高性能器件(如Achronix Speedster7t FPGA)之間的數(shù)據(jù)輸入和輸出數(shù)量。這種數(shù)字和模擬信號鏈的組合使設(shè)計人員能夠獲得簡化的小尺寸電路
  • 關(guān)鍵字: 數(shù)據(jù)轉(zhuǎn)換  Achronix  JESD204C  FPGA  

萊迪思即將舉辦網(wǎng)絡(luò)研討會探討全新推出的創(chuàng)新中端FPGA

  • 萊迪思半導(dǎo)體,低功耗可編程器件的領(lǐng)先供應(yīng)商,近日宣布將舉辦一場網(wǎng)絡(luò)研討會,介紹其最新的兩款創(chuàng)新型中端FPGA器件系列,萊迪思Avant?-G和Avant?-X,分別為通用FPGA和高級互連FPGA。在網(wǎng)絡(luò)研討會上,萊迪思將介紹這些新型FPGA相關(guān)的技術(shù),新產(chǎn)品旨在為通信、計算、工業(yè)和汽車市場的中端應(yīng)用提供低功耗、先進的連接和優(yōu)化的計算能力等特性?!? ?主辦方:萊迪思半導(dǎo)體●? ?內(nèi)容:萊迪思最新推出的中端FPGA——Avant-G和Avant-X●? &
  • 關(guān)鍵字: 萊迪思  中端FPGA  FPGA  

跨越時鐘域

  • FPGA設(shè)計可以使用多個時鐘。每個時鐘在FPGA內(nèi)部形成一個“時鐘域”,如果在另一個時鐘域中需要在一個時鐘域中生成的信號,則需要格外小心。跨時鐘域1-信號假設(shè) clkB 域中需要來自 clkA 域的信號。 它需要“同步”到 clkB 域,因此我們要構(gòu)建一個同步器設(shè)計,它從 clkA 域獲取一個信號,并在 clkB 域中創(chuàng)建一個新信號。在第一種設(shè)計中,我們假設(shè)與 clkA 和 clkB 時鐘速度相比,“信號輸入”變化緩慢。您需要做的就是使用兩個觸發(fā)器將信號從 clkA 移動到 clkB。module Sig
  • 關(guān)鍵字: FPGA  時鐘  時鐘域  
共6383條 8/426 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

rf-fpga介紹

您好,目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條,闡述對rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473