首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> spartan-dsp

幾種DSP與外接存儲(chǔ)器的連接方法

  • 存儲(chǔ)器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH,而RAM主要是指SRAM。TMS320C5409具有32K字的片內(nèi)RAM和16K字的掩膜ROM。但是在DSP應(yīng)用的很多場(chǎng)合,尤其是帶信號(hào)存儲(chǔ)的DSP應(yīng)用來說,TMS320C5409的片內(nèi)存儲(chǔ)資源是遠(yuǎn)遠(yuǎn)不夠用的。因此,設(shè)計(jì)一個(gè)TMS320C5409硬件系統(tǒng)一般應(yīng)該包括其與EPROM/FLASH和SRAM的接口設(shè)計(jì),以存放程序和數(shù)據(jù)。本文介紹TMS320C5409與存儲(chǔ)器的接口設(shè)計(jì)方案。
  • 關(guān)鍵字: 存儲(chǔ)器  DSP  連接  

mcu,DSP,PLD/EDA的介紹/比較/分析

基于C5509A的功放閉環(huán)數(shù)字控制系統(tǒng)(圖)

  • 隨著通信系統(tǒng)的發(fā)展,要求通信具有更高的傳輸可靠性、更強(qiáng)的抗干擾能力。在無線信號(hào)發(fā)射過程中,射頻信號(hào)必須經(jīng)功放放大,再經(jīng)天線發(fā)射出去,信號(hào)經(jīng)功放后的幅度和穩(wěn)定性對(duì)通信的可靠性和抗干擾起著關(guān)鍵作用。攻放輸出信號(hào)的幅度越大通信可靠性越穩(wěn)定,接收的準(zhǔn)確性和可靠性就越高。在發(fā)射端,功放輸出功率控制一方面需要保證功放的安全可靠,另一方面又要盡可能使功放輸出功率最大。因此,對(duì)功放的輸出功率控制就顯得十分重要,早期的功放控制一般采用模擬等方法實(shí)現(xiàn)。
  • 關(guān)鍵字: C5509A  DSP  功放  閉環(huán)  數(shù)字控制  

基于DSP的數(shù)碼相機(jī)中的MPEG-4 壓縮

  • 雖然數(shù)碼相機(jī) (DSC) 投入市場(chǎng)僅幾年時(shí)間,但已經(jīng)使消費(fèi)類電子成像業(yè)發(fā)生了翻天覆地的變化。目前,全球售出的相機(jī)中大約有三分之一是數(shù)碼相機(jī),而且其份額還在穩(wěn)步上升。
  • 關(guān)鍵字: DSP  數(shù)碼  MPEG-4  壓縮  

用FPGA實(shí)現(xiàn)FIR濾波器

  • 你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí),也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí),但是下一步該做什么呢?哪些參數(shù)是重要的?做這個(gè)設(shè)計(jì)的最佳方法是什么?還有這個(gè)設(shè)計(jì)應(yīng)該怎樣在FPGA中實(shí)現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來幫助你進(jìn)行設(shè)計(jì),因?yàn)镕IR是用FPGA實(shí)現(xiàn)的最普通的功能。
  • 關(guān)鍵字: FIR濾波器  DSP  LUT  FPGA  

MAX706S在DSP系統(tǒng)中的應(yīng)用

  • 對(duì)于實(shí)際的DSP應(yīng)用系統(tǒng)特別是產(chǎn)品化的DSP系統(tǒng)而言,可靠性是一個(gè)不容忽視的問題。由于DSP系統(tǒng)的時(shí)鐘頻率比較高,因此在運(yùn)行時(shí)極有可能發(fā)生干擾和被干擾的現(xiàn)象,嚴(yán)重時(shí)系統(tǒng)可能會(huì)出現(xiàn)死機(jī)。為了克服這種情況,除了在軟件上作一些保護(hù)措施外,硬件上也必須作相應(yīng)的處理。硬件上最有效的保護(hù)措施就是采用具有監(jiān)視(Watchdog)功能的自動(dòng)復(fù)位電路。各大公司生產(chǎn)了多種微處理器監(jiān)控器,用來監(jiān)測(cè)微處理器的運(yùn)行狀態(tài),一旦微處理器失控就強(qiáng)行復(fù)位微處理器,引導(dǎo)程序重新運(yùn)行。
  • 關(guān)鍵字: MAX706S  DSP  監(jiān)控電路  

動(dòng)量輪模擬器的設(shè)計(jì)

  • 在衛(wèi)星姿態(tài)和軌道控制計(jì)算機(jī)(AOCC)分系統(tǒng)的設(shè)計(jì)和室內(nèi)聯(lián)調(diào)階段,為方便系統(tǒng)調(diào)試,需設(shè)計(jì)動(dòng)量輪模擬器,模擬執(zhí)行機(jī)構(gòu)動(dòng)量輪所決定的衛(wèi)星姿態(tài)和控制效果,代替真實(shí)部件進(jìn)行分系統(tǒng)的開環(huán)和閉環(huán)試驗(yàn)。
  • 關(guān)鍵字: 動(dòng)量輪  模擬器  DSP  

利用FPGA和多通道光模塊組合長(zhǎng)距離傳送高速數(shù)據(jù)

  • 目前基于銅電纜的高速串口能夠以數(shù)千兆位速率進(jìn)行數(shù)據(jù)傳送,并可通過使用多個(gè)并行通道達(dá)成超過100Gbps的數(shù)據(jù)傳輸率,不過傳送的距離卻受到限制,一個(gè)可以改善傳輸距離的作法是使用光互連來取代銅電纜,Alt
  • 關(guān)鍵字: DSP  LGA  FPGA  DDM  

基于FPGA+DSP的智能車全景視覺系統(tǒng)

  • 為實(shí)現(xiàn)智能車全景視覺系統(tǒng)的應(yīng)用研究平臺(tái),設(shè)計(jì)了一種基于FPGA+雙DSP的實(shí)時(shí)6通道數(shù)字圖像采集與處理系統(tǒng)。該系統(tǒng)由兩片F(xiàn)PGA與兩個(gè)DSP組成。第一個(gè)FPGA進(jìn)行多通道視覺圖像采集的同步控制、邏輯處理,第二片F(xiàn)PGA輔助DSP進(jìn)行海量圖像數(shù)據(jù)的高速并行處理。
  • 關(guān)鍵字: 全景視覺系統(tǒng)  FPGA+DSP  數(shù)字圖像采集與處理系統(tǒng)  

基于FPGA和多DSP的高速視覺測(cè)量系統(tǒng)的研究

  • 針對(duì)高速視覺測(cè)量系統(tǒng)數(shù)據(jù)處理速度快、數(shù)據(jù)處理量大的特點(diǎn),將FPGA技術(shù)與DSP技術(shù)相結(jié)合,研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺測(cè)量系統(tǒng)。詳細(xì)介紹了FPGA技術(shù)與多DSP技術(shù)在數(shù)字圖像處理過程中的不同應(yīng)用、高速視覺測(cè)量系統(tǒng)的總體結(jié)構(gòu)以及各部分的工作原理。
  • 關(guān)鍵字: 高速視覺測(cè)量系統(tǒng)  DSP  FPGA  

基于DSP的嵌入式導(dǎo)航計(jì)算機(jī)系統(tǒng)中CPLD器件軟件更新的實(shí)現(xiàn)

  • 針對(duì)嵌入式導(dǎo)航計(jì)算機(jī)系統(tǒng)中CPLD器件軟件更新需求,提出了通過串行方式基于DSP的CPLD軟件更新方案,通過DSP的I/O口模擬CPLD的JTAG時(shí)序邏輯,將由串口接收到的CPLD配置信息文件,移入到其內(nèi)部邏輯中,從而實(shí)現(xiàn)軟件更新。分析研究了實(shí)現(xiàn)該方案需解決的硬件和軟件中的關(guān)鍵問題,設(shè)計(jì)實(shí)現(xiàn)了提出的CPLD器件軟件更新方案,并在實(shí)際的導(dǎo)航計(jì)算機(jī)系統(tǒng)中進(jìn)行了驗(yàn)證和應(yīng)用。
  • 關(guān)鍵字: CPLD器件軟件更新  DSP  JTAG  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之:典型實(shí)例-整數(shù)DCT變換的設(shè)計(jì)與實(shí)現(xiàn)

  • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了視頻壓縮標(biāo)準(zhǔn)H.264算法中的整數(shù)DCT變換部分,幫助讀者了解并行流水設(shè)計(jì)技巧在算法優(yōu)化中的作用。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  整數(shù)DCT變換  H.264  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之:典型實(shí)例-FPGA片上硬件乘法器的使用

  • 在FPGA+DSP系統(tǒng)設(shè)計(jì)系統(tǒng)中,F(xiàn)PGA經(jīng)常作為DSP的協(xié)處理器來輔助完成一些計(jì)算任務(wù)。而這些計(jì)算工作中最消耗時(shí)間的就是乘法運(yùn)算,因此本實(shí)例的主要內(nèi)容就是幫助讀者學(xué)會(huì)調(diào)用硬件乘法IP核。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  硬件乘法器  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之:FPGA+DSP協(xié)同平臺(tái)的調(diào)試技巧和注意事項(xiàng)

  • 作為雙芯片的協(xié)同系統(tǒng),調(diào)試的開始階段需要對(duì)每個(gè)芯片進(jìn)行單獨(dú)測(cè)試。這種情況下就需要避免另外一個(gè)芯片對(duì)調(diào)試產(chǎn)生影響,比較好的辦法就是讓它停止工作。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  內(nèi)部邏輯分析儀  隔離調(diào)試  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之: FPGA與DSP的通信接口設(shè)計(jì)

  • 以上的接口中,比較常用的接口是EMIF和HPI。其中總線接口需要協(xié)議支持,開發(fā)難度較大,串行接口開發(fā)簡(jiǎn)單,但是速率較慢。VPORT等特殊接口一般是在特定的場(chǎng)合下應(yīng)用,不具備通用性,而且需要修改DSP驅(qū)動(dòng),開發(fā)周期較長(zhǎng)。
  • 關(guān)鍵字: DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  
共4000條 13/267 |‹ « 11 12 13 14 15 16 17 18 19 20 » ›|

spartan-dsp介紹

您好,目前還沒有人創(chuàng)建詞條spartan-dsp!
歡迎您創(chuàng)建該詞條,闡述對(duì)spartan-dsp的理解,并與今后在此搜索spartan-dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

SPARTAN-DSP    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473