xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

解析FPGA設(shè)計流程及其布線資源

FPGA/CPLD的設(shè)計流程 1、電路設(shè)計與輸入電路設(shè)計與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計方法有硬件描述語言（HDL）和原理圖設(shè)計輸入方法等。原理圖設(shè)計輸入法在早期應(yīng)用得比
關(guān)鍵字： FPGA 設(shè)計流程布線資源

基于ARM+FPGA的運動控制器設(shè)計與實現(xiàn)

摘要：本文以微控制器AT91RM9200 和EP1C6Q240C8 為核心，對工業(yè)CT 機的運動控制器進行了設(shè)計，從硬件和軟件兩個方 ...
關(guān)鍵字： ARM FPGA 運動控制器

基于ARM/FPGA的高速同步數(shù)據(jù)采集方案

　　大多數(shù)的勘探、觀測工作都是在嚴(yán)苛的環(huán)境中進行的，對數(shù)據(jù)的準(zhǔn)確性、實時性都有著較高的要求，并且大多情況 ...
關(guān)鍵字： ARM FPGA 同步數(shù)據(jù)采集

后發(fā)者如何制人？Altera與ARM戰(zhàn)略合作細節(jié)公布

　　2012年12月13日，Altera聯(lián)合ARM召開發(fā)布會，共同宣布發(fā)售其首款28nm FPGA SoC器件，包含雙核ARM Cortex-A9 800MHz處理器，此時，賽靈思的類似產(chǎn)品Zynq已經(jīng)發(fā)售一年有余。　　客觀來說，Altera的SoC產(chǎn)品進展比賽靈思緩慢許多，2010年，賽靈思就放出了與ARM合作開發(fā)下一代SoC器件的消息，而與之對應(yīng)的Altera只是公布了與MIPS的合作藍圖，又聯(lián)合Intel宣布X86與FPGA的融合技術(shù)，直到2011年年中，Altera與ARM的合作計劃才姍姍來遲
關(guān)鍵字： Altera FPGA

NI推出軟件定義的無線電模塊用于最先進的5G無線研究

美國國家儀器公司(National Instruments, 簡稱 NI)近日發(fā)布用于NI FlexRIO的NI 5791射頻收發(fā)儀適配器模塊，目前多個機構(gòu)都在使用該收發(fā)儀進行5G技術(shù)最前沿的項目研究。該模塊搭配NI FlexRIO FPGA，用于實時、用戶設(shè)計的處理，形成了一個強大的SDR解決方案。
關(guān)鍵字： NI FPGA 軟件

基于FPGA的數(shù)字秒表設(shè)計與仿真

基于FPGA的數(shù)字秒表設(shè)計與仿真,數(shù)字集成電路作為當(dāng)今信息時代的基石，不僅在信息處理、工業(yè)控制等生產(chǎn)領(lǐng)域得到普及應(yīng)用，并且在人們的日常生活中也是隨處可見，極大的改變了人們的生活方式。面對如此巨大的市場，要求數(shù)字集成電路的設(shè)計周期盡可能
關(guān)鍵字：仿真設(shè)計數(shù)字秒表 FPGA 基于

Adaboost算法的FPGA實現(xiàn)與性能分析

引言　　Adaboost 算法是Freund 和Schapire 于1995 年提出的，全稱為Adaptive Boosting。它是 Boosting 算法的改進，意為該算法通過機器訓(xùn)練與學(xué)習(xí)不斷自適應(yīng)地調(diào)整假設(shè)的錯誤率，這種靈活性使得Adaboost 算法很容易
關(guān)鍵字： Adaboost FPGA 算法性能分析

基于FPGA的空間電場信號采集系統(tǒng)設(shè)計

提出一種基于FPGA的空間電場信號數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計方案，F(xiàn)PGA為主控制器控制A／D采樣和同步422發(fā)送。X，Y，Z三個方向的空間電場信號經(jīng)過信號處理和A／D采樣，在FPGA片內(nèi)濾波劃分為不同的頻段，通過同步422接口發(fā)送到后續(xù)設(shè)備。該系統(tǒng)性能可靠穩(wěn)定，致力于應(yīng)用在探空火箭有效載荷——箭載電場儀上，對其他電場信號采集與處理系統(tǒng)也有一定的應(yīng)用價值。
關(guān)鍵字： FPGA 空間電場信號采集系統(tǒng)設(shè)計

基于FPGA的雙向多路信號光纖傳輸組件設(shè)計

多路信號的光纖傳輸在新型產(chǎn)品的研制中得到了越來越廣泛的應(yīng)用，文章首先介紹了基于FPGA的雙向多路信號光纖傳輸組件的工作原理，在此基礎(chǔ)上設(shè)計了光纖傳輸組件的硬件結(jié)構(gòu)和基于FPGA的軟件結(jié)構(gòu)，設(shè)計了光驅(qū)動電路和光接收電路，最后通過實驗驗證了雙向多路信號光纖傳輸組件設(shè)計的正確性。
關(guān)鍵字： FPGA 多路信號光纖傳輸

基于FPGA的微電網(wǎng)并網(wǎng)控制器的設(shè)計與實現(xiàn)

針對微電網(wǎng)與大電網(wǎng)能量交互的問題，設(shè)計了一種基于現(xiàn)場可編程門陣列(FPGA)實現(xiàn)的微電網(wǎng)并網(wǎng)控制器。該并網(wǎng)控制器以ADS7864芯片為核心實現(xiàn)數(shù)據(jù)的的同步采樣；同時，根據(jù)鎖相原理，研究了一種改進的基于同步空間坐標(biāo)變換的鎖相控制算法，給出了鎖相環(huán)模塊中濾波器和PI調(diào)節(jié)器參數(shù)的設(shè)汁方法。通過Matlab／Simulink仿真分析驗證了鎖相環(huán)的有效性，最后研制出基于FPGA實現(xiàn)的并網(wǎng)控制器并應(yīng)用于微電網(wǎng)實驗平臺。實驗表明該控制器能實現(xiàn)快速準(zhǔn)確的數(shù)據(jù)采集和鎖相控制，從而實現(xiàn)微電網(wǎng)的平滑并網(wǎng)。
關(guān)鍵字： FPGA 微電網(wǎng) 并網(wǎng) 控制器

基于OpenBus系統(tǒng)的FPGA嵌入式設(shè)計與實現(xiàn)

隨著FPGA技術(shù)的發(fā)展，F(xiàn)PGA設(shè)計已不再只是硬件電路的設(shè)計，而是包含處理器、外國組件和接口邏輯在內(nèi)的完整數(shù)字系統(tǒng)，同時在處理器中編程完成嵌入式代碼的FPGA“軟”設(shè)計。與傳統(tǒng)的主要基于硬件描述語言進行FPGA設(shè)計井發(fā)不同，本文在電路設(shè)計軟件Altium Desi gner開發(fā)環(huán)境下，結(jié)合Xilinx公司的ISE設(shè)計軟件，在Altium Designer的創(chuàng)新電子設(shè)計平臺NanoBoard 3000上，設(shè)計實現(xiàn)了基于Altium Designer特有的系統(tǒng)級設(shè)計方法OpenBus系
關(guān)鍵字： OpenBus FPGA 系統(tǒng) 嵌入式設(shè)計

基于DSP和FPGA的汽車防撞高速數(shù)據(jù)采集系統(tǒng)

隨著信息技術(shù)的不斷發(fā)展，數(shù)據(jù)采集技術(shù)已成為重要的現(xiàn)代化的工具，并且其應(yīng)用范圍也在不斷擴大，在通信、雷達、醫(yī)療、遙測遙感等領(lǐng)域得到了廣泛的應(yīng)用。本文為了汽車防撞報警設(shè)備高速信號處理的目的，采用了DSP和FPGA處理器加上相關(guān)算法，實現(xiàn)了對激光雷達回波信號能夠高速的采集和處理。
關(guān)鍵字： FPGA DSP 汽車防撞高速數(shù)據(jù)

基于FPGA的模糊PID控制器設(shè)計

針對實現(xiàn)傳統(tǒng)模糊PID控制器時，需要建立比例、積分和微分三個模糊控制器，存在模糊規(guī)則較繁雜、運算量大、速度慢等問題，提出了以PD模糊控制器代替P1模糊控制器，采用兩個PD模糊控制器，并引入FPGA技術(shù)，實現(xiàn)模糊PID控制器。通過QuartusⅡ和Matlab聯(lián)合仿真，比較了基于FBC和SBC實現(xiàn)的模糊PID控制器的控制效果，驗證了設(shè)計方案的正確性和可行性。
關(guān)鍵字：模糊PID 控制器 FPGA：QuartusⅡ Matlab

基于FPGA的相關(guān)測速系統(tǒng)

相關(guān)測速是以隨機過程的相關(guān)理論和信息理論為基礎(chǔ)發(fā)展起來的[1-2]，它的應(yīng)用始于上世紀(jì)40年代，首先應(yīng)用于軍事上，然后逐漸轉(zhuǎn)移到科學(xué)研究和民用上，現(xiàn)在已經(jīng)在各個領(lǐng)域內(nèi)得到日益廣泛的應(yīng)用。盡管相關(guān)測速的運算量
關(guān)鍵字： FPGA 測速系統(tǒng)

基于FPGA的多功能頻率計的設(shè)計

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語言對MC8051 IP Core進行編程，以其作為控制核心，實現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語言進行編程，設(shè)計了以MC8051 IP Core為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實現(xiàn)了頻率的自動測量，測量范圍為0．1Hz～50MHz，測量誤差0．01％。并實現(xiàn)測頻率、周期、占空比等功能。
關(guān)鍵字： FPGA 多功能頻率計

共6764條 207/451 |‹ « 205 206 207 208 209 210 211 212 213 214 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]