xilinx fpga 文章進入xilinx fpga技術社區(qū)

硬件描述語言Verilog HDL設計進階之：使用函數(shù)實現(xiàn)簡單的處理器

本實例使用Verilog HDL設計一個簡單8位處理器，可以實現(xiàn)兩個8位操作數(shù)的4種操作。在設計過程中，使用了函數(shù)調(diào)用的設計方法。
關鍵字： VerilogHDL 函數(shù) 處理器 FPGA

硬件描述語言Verilog HDL設計進階之：自動轉(zhuǎn)換量程頻率計控制器

本實例使用Verilog HDL設計一個可自動轉(zhuǎn)換量程的頻率計控制器。在設計過程中，使用了狀態(tài)機的設計方法，讀者可根據(jù)綜合實例6的流程將本實例的語言設計模塊添加到自己的工程中。
關鍵字： VerilogHDL 頻率計控制器 FPGA

硬件描述語言Verilog HDL設計進階之：典型實例-狀態(tài)機應用

狀態(tài)機設計是HDL設計里面的精華，幾乎所有的設計里面都或多或少地使用了狀態(tài)機的思想。狀態(tài)機，顧名思義，就是一系列狀態(tài)組成的一個循環(huán)機制，這樣的結(jié)構(gòu)使得編程人員能夠更好地使用HDL語言，同時具有特定風格的狀態(tài)機也能提高程序的可讀性和調(diào)試性。
關鍵字： VerilogHDL 狀態(tài)機 FPGA

硬件描述語言Verilog HDL設計進階之：邏輯綜合的原則以及可綜合的代碼設計風格

用always塊設計純組合邏輯電路時，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
關鍵字： VerilogHDL 邏輯綜合 FPGA

Verilog HDL基礎之：實例5 交通燈控制器

本實例通過Verilog HDL語言設計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
關鍵字： VerilogHDL 華清遠見 FPGA 交通燈控制器

FPGA最小系統(tǒng)之：實例1 在Altera的FPGA開發(fā)板上運行第一個FPGA程序

本節(jié)旨在通過給定的工程實例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設計、編譯及仿真流程。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設計的硬件實現(xiàn)，熟悉Altera FPGA開發(fā)板的使用及配置方式。
關鍵字： Cyclone Altera FPGA QuartusII FPGA最小系統(tǒng)

FPGA最小系統(tǒng)之：硬件系統(tǒng)的調(diào)試方法

隨著FPGA芯片的密度和性能不斷提高，調(diào)試的復雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時要遵循一定的原則和技巧，才能減少調(diào)試時間，避免誤操作損壞電路。
關鍵字： BGA封裝 ASRAM FPGA QuartusII FPGA最小系統(tǒng)

FPGA最小系統(tǒng)之：硬件系統(tǒng)的設計技巧

FPGA的硬件設計不同于DSP和ARM系統(tǒng)，比較靈活和自由。只要設計好專用管腳的電路，通用I/O的連接可以自己定義。因此，F(xiàn)PGA的電路設計中會有一些特殊的技巧可以參考。
關鍵字： EP1C6Q240 Altera EP1C12Q240 FPGA SDRAM FPGA最小系統(tǒng)

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途，所以在設計FPGA電路之前，需要認真的閱讀相應FPGA的芯片手冊。
關鍵字： Cyclone Altera Flash FPGA CPLD SDRAM FPGA最小系統(tǒng)

基于FPGA的數(shù)字化變電站計量儀表研究與設計

提出一種基于IEC61850和SoPC的數(shù)字化變電站計量儀表設計方案。在DE2—70開發(fā)板的基礎上，首先依據(jù)IEC61850標準對數(shù)字化變電站計量儀表進行了總體設計；其次對基于FPGA的電量參數(shù)算法進行了研究；最后完成了光纖通信電路、快速以太網(wǎng)接口電路、雙軟核SoPC系統(tǒng)等硬件電路的設計?；贔PGA的數(shù)字化變電站計量儀表設計方案具有設計
關鍵字：數(shù)字化變電站 SOPC FPGA

基于FPGA的生物電阻抗成像系統(tǒng)設計

根據(jù)電阻抗斷層成像技術要求，設計了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統(tǒng)，系統(tǒng)嵌入8 bit微處理器PicoBlaze實現(xiàn)邏輯控制并產(chǎn)生激勵信號實現(xiàn)高速A/D采集及實現(xiàn)數(shù)字解調(diào)，通過RS232將采集數(shù)據(jù)傳輸?shù)絇C機，重建人體內(nèi)部的電阻率分布或其變化圖像。為廣泛應用研究電阻抗斷層成像技術提供一種
關鍵字： Spartan3E 生物電阻抗成像系統(tǒng) FPGA

FPGA的雙緩沖模式PCI Express總線設計

介紹了軟件無線電平臺中基于FPGA的雙緩沖模式PCI Express（PCIE）總線的設計與實現(xiàn)。設計了基于Xilinx Virtex6 FPGA的通用軟件無線電平臺，開發(fā)了基于Linux系統(tǒng)的驅(qū)動程序和PCIE硬核的DMA控制器。雙緩沖提高了數(shù)據(jù)傳輸速度，節(jié)約了硬件資源。測試結(jié)果顯示，該系統(tǒng)工作穩(wěn)定可靠，讀寫速度可達402 MB/s。
關鍵字： PCIExpress總線雙緩沖模式 FPGA

基于FPGA的模糊控制交通燈控制方案設計

針對目前交叉路口交通控制信號燈的綠信比固定不變的問題，提出一種模糊控制的方案。根據(jù)當前相位的車流量和當前相位與下一相位車流量之差，實時控制相位綠信比，縮減車輛在交叉路口的排隊長度。綠信比可在FPGA上模擬實現(xiàn)，采用EElements ISE Development Kit開發(fā)套件，使用ISE10.1軟件設計工具，對上述控制方案進行仿真。
關鍵字：模糊控制交通燈控制方案 FPGA

基于FPGA的PUSCH信道估計仿真與實現(xiàn)

基于最小平方 (LS) 算法，利用FPGA實現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計算法。主要研究了如何利用FPGA實現(xiàn)LS算法，包括算法的介紹、方案的形成、FPGA實現(xiàn)的處理流程、FPGA實現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺，完成了仿真、綜合、板級驗證等工作。實現(xiàn)結(jié)果表明，該信道估計算法應用到TD-LTE系統(tǒng)具有良好的穩(wěn)
關鍵字： PUSCH 信道估計仿真 FPGA

一種基于FPGA技術的紅外視頻采集系統(tǒng)設計

介紹了一種基于FPGA技術的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實現(xiàn)方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進行調(diào)試，最終的紅外圖像通過VGA實時顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術的優(yōu)勢，具有擴展性好、控制靈活、開發(fā)周期短等特點。
關鍵字：紅外視頻采集系統(tǒng) ADV7181B FPGA

共6764條 70/451 |‹ « 68 69 70 71 72 73 74 75 76 77 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側(cè)重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據(jù)自己實際應用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]