揭秘Chiplet技術(shù)，摩爾定律拯救者，兩大陣營(yíng)、六個(gè)核心玩家【附下載】| 芯東西內(nèi)參

InFO 方面，臺(tái)積電在臨時(shí)載體上精確（面朝下）放置后，芯片被封裝在環(huán)氧樹(shù)脂“晶圓”中，再分布互連層被添加到重建的晶圓表面，將封裝凸塊直接連接到再分配層，主要包括 InFO_PoP（主要用于移動(dòng)平臺(tái)）、InFO_oS（主要用于 HPC 客戶）及 InFO_B（InFO_PoP 的替代方案）三種拓?fù)洹?/span>▲臺(tái)積電 InFO_PoP 及 InFO_B（bottom only）架構(gòu)▲臺(tái)積電 InFO_OS 架構(gòu)臺(tái)積電更先進(jìn)的垂直芯片堆疊 3D 拓?fù)浞庋b系列被稱為“系統(tǒng)級(jí)集成芯片”（SoIC），利用芯片之間的直接銅鍵合，具有更小間距。▲臺(tái)積電 3D 芯片堆疊 SoIC三星：3D IC 封裝方案強(qiáng)化 Chiplet 代工產(chǎn)業(yè)布局。三星由 1990 年起開(kāi)啟封裝技術(shù)研發(fā)，目前通過(guò) SiP 實(shí)現(xiàn)高端封裝技術(shù)演進(jìn)，主要技術(shù)趨勢(shì)匯總?cè)缦聢D。▲三星電子封裝布局歷史沿革2020 年 8 月，三星公布了 X Cube 3D 封裝技術(shù)（全稱為 extended cube，意為拓展立方體）。在芯片互連方面，使用了成熟的硅通孔 TSV 工藝。目前 X Cube 已經(jīng)能把 SRAM芯片堆疊在三星生產(chǎn)的 7nm EUV 工藝的邏輯芯片上，這樣可以更易于擴(kuò)展 SRAM 的容量，同時(shí)也縮短了信號(hào)連接距離，以提升數(shù)據(jù)傳輸?shù)乃俣群吞岣吣苄?。此后發(fā)布 I-Cube 將一個(gè)或多個(gè)邏輯 die 和多個(gè) HBM die 水平放置在硅中介層，進(jìn)行異構(gòu)集成。▲三星電子 3D IC 解決方案日月光：FOCoS 方案力爭(zhēng)減硅，降低成本。日月光的 FOCoS 提供了一種用于實(shí)現(xiàn)小芯片集成的硅橋技術(shù)，稱為 FOCoS-B（橋），它利用帶有路由層的微小硅片作為小芯片之間的封裝內(nèi)互連，例如圖形計(jì)算芯片 (GPU)和高帶寬內(nèi)存 (HBM)。硅橋嵌入在扇出 RDL 層中，是一種可以不使用硅中介層的 2.5D封裝方案。FOCoS 的硅橋在封裝中提供超細(xì)間距互連，可以解決系統(tǒng)中的內(nèi)存帶寬瓶頸挑戰(zhàn)。與使用硅中介層的 2.5D 封裝相比，F(xiàn)OCoS-B 的優(yōu)勢(shì)在于只需要將兩個(gè)小芯片連接在一起的區(qū)域使用硅片，可大幅降低成本。▲日月光 FOCoS 解決方案Amkor：深度布局 TSV-less 工藝。Amkor 方面，公司 2015 年推出 SLIM 及 SWIFT 解決方案；且持續(xù)進(jìn)行技術(shù)布局，具備 2.5D/3D TSV 封裝能力。▲Amkor SLIM/SWIFT 解決方案TSV-less 工藝可被用于建立先進(jìn) 3D 結(jié)構(gòu)。SLIM 及 SWIFT 方案均采用 TSV-less 工藝，簡(jiǎn)化了 2.5D TSV 硅中介層運(yùn)用時(shí) PECVD 及 CMP 工序。以 SWIFT（Silicon Wafer Integrated Fan-Out Technology）方案為例，方案采用 RDL first 技術(shù)，RDL 線寬線距能力≤2um，μbump pitch 40um，SWIFT 封裝可實(shí)現(xiàn)多芯片集成的 3D POP 封裝以及無(wú)需 TSV（TSV-Less）具有成本優(yōu)勢(shì)的 HDFO 高密度扇出型封裝，適用于高性能 CPU/GPU，F(xiàn)PGA，Mobile AP 以及 Mobile BB 等。3D SWIFT 的獨(dú)特特性要部分歸功于與此項(xiàng)創(chuàng)新晶圓級(jí)封裝技術(shù)相關(guān)的小間距功能。它使應(yīng)用積極主動(dòng)的設(shè)計(jì)規(guī)則成為現(xiàn)實(shí)，有別于傳統(tǒng)的 WLFO 和基于層壓板的封裝，且能夠被用于建立先進(jìn)的 3D 結(jié)構(gòu)，以應(yīng)對(duì)新興移動(dòng)和網(wǎng)絡(luò)應(yīng)用中日益高漲的 IC 集成需求。長(zhǎng)電科技：國(guó)內(nèi)封裝龍頭，TSV-less 路線引領(lǐng)。長(zhǎng)電科技聚焦關(guān)鍵應(yīng)用領(lǐng)域，在 5G 通信類、高性能計(jì)算、消費(fèi)類、汽車(chē)和工業(yè)等重要領(lǐng)域擁有行業(yè)領(lǐng)先的半導(dǎo)體先進(jìn)封裝技術(shù)（如 SiP、WL-CSP、FC、eWLB、PiP、PoP及 XDFOI 系列等）以及混合信號(hào)/射頻集成電路測(cè)試和資源優(yōu)勢(shì)，并實(shí)現(xiàn)規(guī)模量產(chǎn)，能夠?yàn)槭袌?chǎng)和客戶提供量身定制的技術(shù)解決方案。▲長(zhǎng)電科技?xì)v史沿革XDFOI 方案預(yù)計(jì)于 2022H2 實(shí)現(xiàn)量產(chǎn)，相比 2.5D TSV，XDFOI 具備更高性能、更高可靠性以及更低成本等特性。XDFOI 為一種以 2.5D TSV-less 為基本技術(shù)平臺(tái)的封裝技術(shù)，在設(shè)計(jì)上，該技術(shù)可實(shí)現(xiàn) 3-4 層高密度的走線，其線寬/線距最小可達(dá) 2μm，可實(shí)現(xiàn)多層布線層。另外，采用了極窄節(jié)距凸塊互聯(lián)技術(shù)，封裝尺寸大，可集成多顆芯片、高帶寬內(nèi)存和無(wú)源器件。長(zhǎng)電科技已完成超高密度布線并開(kāi)始客戶樣品流程，預(yù)計(jì) 2022H2量產(chǎn)，重點(diǎn)應(yīng)用領(lǐng)域?yàn)楦咝阅苓\(yùn)算如 FPGA、CPU/GPU、AI、5G、自動(dòng)駕駛、智能醫(yī)療等。長(zhǎng)電科技的無(wú)硅通孔扇出型晶圓級(jí)高密度封裝技術(shù)，可在硅中介層（Si Interposer）中使用堆疊通孔技術(shù)（Stacked VIA）替代 TSV 技術(shù)。該技術(shù)可以實(shí)現(xiàn)多層 RDL 再布線層，2×2um 的線寬間距，40um 極窄凸塊互聯(lián)，以及多層芯片疊加。此外，XDFOI 技術(shù)所運(yùn)用的極窄節(jié)距凸塊互聯(lián)技術(shù)，還能夠?qū)崿F(xiàn) 44mm×44mm 的封裝尺寸，并支持在其內(nèi)部集成多顆芯片、高帶寬內(nèi)存和無(wú)源器件。這些優(yōu)勢(shì)可為芯片異構(gòu)集成提供高性價(jià)比、高集成度、高密度互聯(lián)和高可靠性的解決方案。▲長(zhǎng)電科技 XDFOI 2.5D 技術(shù)特征先進(jìn)封測(cè)技術(shù)涵蓋 4nm 制程，突破國(guó)內(nèi)頂尖封裝工藝節(jié)點(diǎn)。長(zhǎng)電科技 2022 年 7 月公告在進(jìn)封測(cè)技術(shù)領(lǐng)域取得新的突破，實(shí)現(xiàn) 4nm 工藝制程手機(jī)芯片的封裝，以及 CPU、GPU 和射頻芯片的集成封裝。4nm 芯片作為先進(jìn)硅節(jié)點(diǎn)技術(shù)，也是導(dǎo)入 Chiplet 封裝的一部分，作為集成電路領(lǐng)域的頂尖科技產(chǎn)品之一，可被應(yīng)用于智能手機(jī)、5G 通信、人工智能、自動(dòng)駕駛，以及包括 GPU、CPU、FPGA、ASIC 等產(chǎn)品在內(nèi)的高性能計(jì)算領(lǐng)域。通富微電：綁定 AMD，晶圓級(jí)封裝助力 Chiplet。全球封測(cè)行業(yè)龍頭，先進(jìn)封裝耕耘優(yōu)質(zhì)客戶。通富微電成立于 1997 年，并于 2007 年深交所上市，主要從事集成電路封裝測(cè)試一體化業(yè)務(wù)。2021 年全球 OSAT 中通富微電位列第五，先進(jìn)封裝方面位列第七。目前，公司技術(shù)布局進(jìn)展順利，已開(kāi)始大規(guī)模生產(chǎn)Chiplet 產(chǎn)品，工藝節(jié)點(diǎn)方面 7nm 產(chǎn)品實(shí)現(xiàn)量產(chǎn)，5nm 產(chǎn)品完成研發(fā)。受益于公司在封測(cè)技術(shù)方面的持續(xù)耕耘，目前公司與 AMD、NXP、TI、英飛凌、ST、聯(lián)發(fā)科、展銳、韋爾股份、兆易創(chuàng)新、長(zhǎng)鑫存儲(chǔ)、長(zhǎng)江存儲(chǔ)、集創(chuàng)北方及其他國(guó)內(nèi)外各細(xì)分領(lǐng)域頭部客戶建立了良好的合作關(guān)系，2021 年，國(guó)內(nèi)客戶業(yè)務(wù)規(guī)模增長(zhǎng)超 100%。不斷保穩(wěn)業(yè)務(wù)壓艙石。▲通富微電歷史沿革公司目前已建成國(guó)內(nèi)頂級(jí) 2.5D/3D 封裝平臺(tái)（VISionS）及超大尺寸 FCBGA 研發(fā)平臺(tái)，完成高層數(shù)再布線技術(shù)開(kāi)發(fā)。▲通富微電目前封裝技術(shù)進(jìn)展針對(duì) Chiplet，通富微電提供晶圓級(jí)及基板級(jí)封裝兩種解決方案，其中晶圓級(jí) TSV 技術(shù)是 Chiplet 技術(shù)路徑的一個(gè)重要部分。WLP 晶圓級(jí)封裝大部分工藝是對(duì)晶圓進(jìn)行整體封裝，封裝完成后再進(jìn)行切割分片。晶圓級(jí)封裝是通過(guò)芯片間共享基板的形式，將多個(gè)裸片封裝在一起，主要用于高性能大芯片的封裝，利用次微米級(jí)硅中介層以 TSV 技術(shù)將多個(gè)芯片整合于單一封裝中，能夠顯著降低材料成本，利用無(wú)載片技術(shù)，在芯片到晶圓鍵合與縫隙填充之后，整個(gè)晶圓由于背側(cè)硅穿孔露出而進(jìn)行覆蓋成型與翻轉(zhuǎn)，并直接由環(huán)氧模型樹(shù)脂維持。芯東西認(rèn)為，后摩爾時(shí)代，Chiplet由于其高性能、低功耗、高面積使用率以及低成本受到廣泛關(guān)注，在延續(xù)摩爾定律的“經(jīng)濟(jì)效益”方面被寄予厚望。后摩爾時(shí)代，Chiplet芯片設(shè)計(jì)環(huán)節(jié)能夠降低大規(guī)模芯片設(shè)計(jì)的門(mén)檻，給中國(guó)集成電路產(chǎn)業(yè)帶來(lái)了巨****展機(jī)遇。

*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。