博客專欄

EEPW首頁 > 博客 > 關(guān)于DDR4的繞等長,您想知道的這本書上都有

關(guān)于DDR4的繞等長,您想知道的這本書上都有

發(fā)布人:一博科技 時間:2022-09-28 來源:工程師 發(fā)布文章

作者:一博科技高速先生成員  肖勇超

對于DDR4的設(shè)計(jì),相信攻城獅們經(jīng)歷過萬千項(xiàng)目的歷練,肯定是很得心應(yīng)手,應(yīng)該已經(jīng)有自己的獨(dú)門技巧了。比如選擇合適的拓?fù)浣Y(jié)構(gòu),信號同組同層,容性負(fù)載補(bǔ)償,加上拉電阻等等。但是對于時序方面的控制,理論上只有一個辦法——繞等長,速率越高的DDR4,等長控制越嚴(yán)格,從±100mil,到±50mil,甚至±5mil……

一個平平無奇的日子,網(wǎng)紅芬?guī)е潞献鞯目蛻繇?xiàng)目經(jīng)理李工來找我,客戶對我們做某FPGA DDR4設(shè)計(jì)要求有疑問,說我給的等長規(guī)則不對,為啥要按時間設(shè)置等長,以及他看到規(guī)則管理器的長度差很大,其中時鐘和地址信號長度明顯超過了手冊spec要求,以前用P軟件設(shè)計(jì)從來沒有出現(xiàn)這樣的問題。緊接著李工急促說道:“我們設(shè)計(jì)的DDR4項(xiàng)目本來就運(yùn)行不到2400Mbps,找你們debug優(yōu)化設(shè)計(jì),就是信任你們的品牌,你們這樣做設(shè)計(jì)讓我感覺很不專業(yè),我們項(xiàng)目很重要……”


某FPGA等長要求


對于李工個中艱辛自不必多說,我們相當(dāng)明白他的痛點(diǎn)。我問道:“李工你們對于DDR4換層過孔的補(bǔ)償在P軟件是如何考量的?pin delay是怎樣設(shè)置的?表層布線和內(nèi)層布線長度一樣,就是時序一樣了嗎?”李工當(dāng)場就愣住了!
 
高速先生以前說過,等長從來都不是目的,DDRx系統(tǒng)要求的是等時,除了差分對內(nèi)的等時是為了相位之外,絕大多數(shù)的等時都是為了時序!現(xiàn)在流行重要的事情說三遍:等時,等時,等時!那如何保證我們的DDR4 PCB設(shè)計(jì)是等時的呢?大致可以按照下面的操作步驟來。

做等長第一步是要設(shè)置準(zhǔn)確的層疊參數(shù),介質(zhì)厚度和Dk。在設(shè)計(jì)過程中我們需要將設(shè)計(jì)層疊發(fā)送給板廠做加工層疊確認(rèn)和備料。加工備料層疊如下圖所示: 


根據(jù)備料層疊按照材料手冊來設(shè)置相關(guān)的介質(zhì)厚度和Dk/Df參數(shù): 

點(diǎn)擊Setup菜單欄下方-Materials,即可以打開allegro自帶的材料參數(shù)表,由于我們使用M6-G材料需要自定義增加相關(guān)材料參數(shù),選中表格點(diǎn)擊右鍵即可增加自定義的材料參數(shù)。

自定義一個自己使用習(xí)慣的名字,既可設(shè)置不同頻率下的Dk/Df,也可設(shè)置不同溫度下的Dk/Df,相關(guān)數(shù)據(jù)設(shè)置如下所示:

設(shè)置好材料參數(shù)之后,就可以打開層疊將相關(guān)參數(shù)設(shè)置好,這樣我們對于層疊部分的設(shè)置就基本完成了,如下所示:

接著就可以導(dǎo)入Pin delay和設(shè)置等長規(guī)則了,我們的網(wǎng)紅芬就是按照上述操作設(shè)置的相關(guān)規(guī)則。對于相關(guān)操作大家感興趣的也可以參考我們和cadence聯(lián)合最新出版的紅寶書《Cadence印制電路板設(shè)計(jì)--Allegro PCB Editor設(shè)計(jì)指南》(第3版)。對,就是下圖這本。

 對于已經(jīng)擁有第一/二版本紅寶書的小伙伴們可以查閱之前的書籍設(shè)置或者查看高速先生劉大俠之前寫的cadence等長規(guī)則設(shè)置,設(shè)置規(guī)則反正就是左鍵不行用右鍵,調(diào)皮偷懶就來Skill啦!

說了這么多我們是不是該結(jié)束了?不要太年輕,我們還要開Z軸延時,一般人我還不輕易告訴他。

 

記得打開勾選上它。

按照上面的操作來做等長是不是可以更準(zhǔn)一點(diǎn),給DDR4系統(tǒng)留取更多的裕量呢?由于李工的項(xiàng)目最根本原因不是等長,而是由于他使用了多顆粒雙die DDR4表底貼設(shè)計(jì),阻抗和拓?fù)浣Y(jié)構(gòu)優(yōu)化不到位導(dǎo)致(這種設(shè)計(jì)在我司的定位難度級別最高),為了讓他安心,我們直接仿真對比了他原始設(shè)計(jì)版本和經(jīng)過網(wǎng)紅芬優(yōu)化設(shè)計(jì)后版本的近端顆粒的眼圖,如下所示:

 
 

看到仿真驗(yàn)證數(shù)據(jù),李工終于面露笑容,后續(xù)正常加工制造了,兩個月后我問李工測試如何,他說一切正常。

至此我們的等長設(shè)置正式完畢。


*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點(diǎn),如有侵權(quán)請聯(lián)系工作人員刪除。

電容器相關(guān)文章:電容器原理


電容相關(guān)文章:電容原理


關(guān)鍵詞: 高速PCB

相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉