將摩爾定律推向新高度
發(fā)布人：傳感器技術(shù)
時(shí)間：2023-03-13
來(lái)源：工程師
發(fā)布文章
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
過(guò)去50年里，影響最深遠(yuǎn)的技術(shù)成就也許就是晶體管小型化的穩(wěn)步推進(jìn)，它們的集成密度越來(lái)越高、功耗越來(lái)越低。自從20多年前在英特爾開(kāi)始職業(yè)生涯以來(lái)，我們就一直聽(tīng)到這樣的警告：這種無(wú)窮小的演變即將結(jié)束。然而年復(fù)一年，優(yōu)秀的新型創(chuàng)新成果還在繼續(xù)推動(dòng)半導(dǎo)體行業(yè)進(jìn)一步發(fā)展。
在這個(gè)過(guò)程中，我們工程師需要改變晶體管的架構(gòu)，在提高性能的同時(shí)持續(xù)縮小其面積并降低功耗。帶領(lǐng)我們走過(guò)20世紀(jì)下半葉的“平面”晶體管設(shè)計(jì)，在21世紀(jì)10年代前半期被3D鰭狀器件取代。如今，隨著一種新的全環(huán)繞柵極（GAA）結(jié)構(gòu)即將投入生產(chǎn)，這些3D鰭狀器件也即將被取代。但是我們必須看得更遠(yuǎn)，因?yàn)槲覀兛s小這種新型晶體管結(jié)構(gòu)（我們稱(chēng)之為“RibbonFET”）的能力也有限。
那么，未來(lái)的小型化工作要如何開(kāi)展？我們將繼續(xù)關(guān)注第三維度。我們開(kāi)發(fā)了可以互相堆疊的實(shí)驗(yàn)裝置，能夠?qū)崿F(xiàn)比原來(lái)小30%至50%的邏輯。至關(guān)重要的是，頂部和底部器件分屬N溝道金屬氧化物半導(dǎo)體（NMOS）和P溝道金屬氧化物半導(dǎo)體（PMOS）兩種互補(bǔ)類(lèi)型，它們是過(guò)去幾十年里所有邏輯電路的基礎(chǔ)。我們相信這種3D堆疊的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）和互補(bǔ)場(chǎng)效應(yīng)晶體管（CFET）將是摩爾定律延續(xù)到下一個(gè)10年的關(guān)鍵。
晶體管的演變
持續(xù)創(chuàng)新是摩爾定律的重要基礎(chǔ)，但每一項(xiàng)改進(jìn)都伴隨著權(quán)衡取舍。要理解這些權(quán)衡以及它們?yōu)槭裁幢厝粚⑽覀円?D堆疊CMOS，我們需要了解一點(diǎn)晶體管運(yùn)行的背景知識(shí)。
每種金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）都有一套相同的基本部件：柵極疊層、溝道區(qū)、源極和漏極。源極和漏極經(jīng)過(guò)化學(xué)摻雜后會(huì)富含移動(dòng)電子（n型）或者缺乏移動(dòng)電子（p型）。溝道區(qū)的摻雜情況則與源極和漏極相反。在2011年之前的先進(jìn)微處理器所使用的平面晶體管中，MOSFET的柵極疊層位于溝道區(qū)正上方，目的是將電場(chǎng)投射到溝道區(qū)中。向柵極施加足夠大的電壓（相對(duì)于源極）會(huì)在溝道區(qū)產(chǎn)生一層移動(dòng)電荷載流子，從而允許電流在源極和漏極之間流動(dòng)。隨著傳統(tǒng)平面晶體管的尺寸縮小，器件物理學(xué)家稱(chēng)為短溝道效應(yīng)的器件占據(jù)了中心位置?？偟膩?lái)說(shuō)，由于源極和漏極之間的距離變得非常小，電流會(huì)在不應(yīng)該泄漏的時(shí)候漏過(guò)溝道，因?yàn)闁烹姌O會(huì)千方百計(jì)耗盡溝道中的電荷載流子。為了解決這個(gè)問(wèn)題，業(yè)界轉(zhuǎn)向了一種完全不同的晶體管架構(gòu)：鰭式場(chǎng)效應(yīng)晶體管（FinFET）。它從三面將柵極包裹在溝道周?chē)?，以?shí)現(xiàn)更好的靜電控制。
2011年，英特爾推出了22納米節(jié)點(diǎn)的FinFET，以及第三代酷睿處理器，之后，該器件架構(gòu)一直是摩爾定律的主力。有了FinFET，我們能夠在更低的電壓下工作并進(jìn)一步減少泄露，與上一代平面架構(gòu)相比，在同等性能水平下，功耗可降低約50%。FinFET的切換速度也更快，性能提高了37%。由于導(dǎo)電發(fā)生在“鰭”的兩個(gè)垂直面上，所以與只沿一個(gè)表面導(dǎo)電的平面器件相比，這種器件可以驅(qū)動(dòng)更多的電流通過(guò)給定面積的硅。不過(guò)，在轉(zhuǎn)向FinFET時(shí)，我們也有所舍棄。在平面器件中，晶體管的寬度是由光刻定義的，因此它是一個(gè)非常靈活的參數(shù)。但在FinFET中，晶體管寬度以離散增量的形式出現(xiàn)，一次增加一個(gè)鰭，這種特性往往被稱(chēng)為“鰭量化”。FinFET雖然可能很靈活，但鰭量化仍然是一個(gè)重要的設(shè)計(jì)約束。它的設(shè)計(jì)規(guī)則和增加更多鰭片以提高性能的愿望會(huì)增加邏輯單元的總面積，而且會(huì)使將單個(gè)晶體管變成完整邏輯電路的互連堆疊變得更加復(fù)雜。這也增大了晶體管的電容，從而降低了其切換速度。因此，雖然FinFET作為行業(yè)的主力為我們提供了很好的服務(wù)，但我們?nèi)匀恍枰环N更加完善的新方法。正是這種方法將我們引向了下面即將介紹的3D晶體管。
堆疊CMOS
平面晶體管、FinFET和RibbonFET有一個(gè)共同點(diǎn)，即它們都采用了CMOS技術(shù)，如前所述，CMOS技術(shù)由n型（NMOS）和p型（PMOS）晶體管組成。20世紀(jì)80年代，CMOS邏輯成為了主流，因?yàn)樗牡碾娏鞅忍娲夹g(shù)（尤其是純NMOS電路）少得多。更少的電流能夠?qū)崿F(xiàn)更高的工作頻率和更高的晶體管密度。到目前為止，所有CMOS技術(shù)都是將標(biāo)準(zhǔn)NMOS和PMOS晶體管對(duì)并排放置。但在2019年IEEE國(guó)際電子設(shè)備會(huì)議（IEDM）的專(zhuān)題演講中，我們介紹了3D堆疊晶體管的概念，它將NMOS晶體管置于PMOS晶體管之上。次年，在2020年IEEE國(guó)際電子設(shè)備會(huì)議上，我們展示了第一個(gè)采用這種3D技術(shù)的邏輯電路設(shè)計(jì)，它是一款反相器。結(jié)合適當(dāng)?shù)幕ミB，3D堆疊CMOS方法有效地將反相器的尺寸減半、面積密度加倍，并進(jìn)一步推高了摩爾定律的極限。
摩爾定律的未來(lái)
有了RibbonFET和3D CMOS，我們就有了一條將摩爾定律延續(xù)至2024年以后的清晰道路。在2005年的一次采訪(fǎng)中，戈登?摩爾在被問(wèn)及他的定律會(huì)變成什么樣時(shí)表示：“我不時(shí)驚訝于我們?nèi)〉眠M(jìn)展的能力。一路走來(lái)，有好幾次我都以為已經(jīng)走到了盡頭，會(huì)逐漸停止，但我們具有創(chuàng)造力的工程師卻想出了解決辦法。”隨著向FinFET的轉(zhuǎn)變和接踵而來(lái)的優(yōu)化、目前RibbonFET的發(fā)展和最終3D堆疊CMOS的發(fā)展，以及無(wú)數(shù)與之相關(guān)的封裝改進(jìn)，我們認(rèn)為摩爾先生將再次感到驚訝。作者：Marko Radosavljevic、Jack Kavalieros
免責(zé)聲明：本文版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)第一時(shí)間告知，我們將根據(jù)您提供的證明材料確認(rèn)版權(quán)并按國(guó)家標(biāo)準(zhǔn)支付稿酬或立即刪除內(nèi)容！本文內(nèi)容為原作者觀點(diǎn)，并不代表本公眾號(hào)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)。
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。
