國內(nèi)半導(dǎo)體正在破局—專利項

今年以來，全球半導(dǎo)體產(chǎn)業(yè)進入新的轉(zhuǎn)折期，在新一輪的科技革命中，全國各方正在呼吁通過充分發(fā)揮知識產(chǎn)權(quán)制度供給和技術(shù)供給的雙重作用，進一步健全專利轉(zhuǎn)化運用工作機制，大力推動專利產(chǎn)業(yè)化。

從專利方面看，全國半導(dǎo)體各路“英雄豪杰”正在加速破局。近日，華虹宏力、北方華創(chuàng)、芯聯(lián)集成、積塔半導(dǎo)體、粵芯半導(dǎo)體、國科微、憶芯科技、摩爾線程等許多企業(yè)紛紛向外公布了一項項已授權(quán)的專利，旨在為半導(dǎo)體產(chǎn)業(yè)提供攻克技術(shù)壁壘的方案。

華虹宏力：兩項

據(jù)天眼查信息，近日，上海華虹宏力半導(dǎo)體制造有限公司（以下簡稱“華虹宏力”）兩項專利技術(shù)獲得授權(quán)。

其中，一項名為“用于晶圓芯片并行測試的模擬量測試焊盤排布結(jié)構(gòu)”專利，授權(quán)公告號為CN112147487B，授權(quán)公告日為2024年7月23日，申請日為2020年9月25日。

本申請涉及晶圓測試領(lǐng)域，具體涉及一種用于晶圓芯片并行測試的模擬量測試焊盤排布結(jié)構(gòu)。所述晶圓包括若干個呈陣列式分布芯片，相鄰芯片之間形成劃片槽；相鄰兩列芯片之間形成縱向劃片槽，相鄰兩排芯片之間形成橫向劃片槽；位于各個所述芯片周圍的劃片槽中，設(shè)有模擬量測試焊盤，所述模擬量測試焊盤與對應(yīng)芯片電性耦合。

本申請通過將模擬量測試焊盤設(shè)于對應(yīng)芯片周圍的劃片槽中，在節(jié)省焊盤占用芯片面積的同時，通過保證在進行晶圓測試時所述模擬量測試焊盤與對應(yīng)芯片電性耦合，即能夠保證在晶圓芯片模擬參數(shù)并行測試的過程正常進行。

另一項名為“半導(dǎo)體結(jié)構(gòu)的形成方法”，申請公布日為2024年7月23日，申請公布號為CN118382298A。

根據(jù)介紹，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供襯底，所述襯底包括邏輯區(qū)和存儲區(qū)，所述存儲區(qū)包括字線區(qū)；在所述存儲區(qū)上形成初始字線柵層；在所述初始字線柵層的頂部表面和所述邏輯區(qū)的所述襯底的表面形成初始柵氧層；對所述初始柵氧層進行熱氧化處理，形成柵氧層，所述初始字線柵層表面的所述柵氧層的厚度大于所述邏輯區(qū)的所述襯底表面的所述柵氧層的厚度；在所述邏輯區(qū)的所述柵氧層的表面形成柵極層；刻蝕去除所述存儲區(qū)的所述柵氧層以及所述柵氧層底部的部分所述初始字線柵層，在所述字線區(qū)的表面形成字線柵層，在形成字線柵層的過程中，柵氧層作為硬掩膜層，由于初始字線柵層表面的柵氧層的厚度變厚，從而在刻蝕的過程中能夠表現(xiàn)出很好的阻擋性和穩(wěn)定性，從而保證字線柵層的高度，提升字線柵層的高度均勻性，并且增加了字線區(qū)刻蝕的窗口，可以降低編程串擾失效，具有較廣泛的使用范圍。

北方華創(chuàng)：兩項

近日，北京北方華創(chuàng)微電子裝備有限公司有兩項專利獲得了授權(quán)：一種集成電路的制造工藝、晶圓卡盤和晶圓加工方法。

其中，“一種集成電路的制造工藝”專利，授權(quán)公告號為CN113506731B，授權(quán)公告日為2024年7月23日，申請日為2016年10月8日。

公開了一種集成電路的制造工藝，包括：去除晶片上的二氧化硅的方法，該方法可包括：向工藝腔室內(nèi)通入脫水的氟化氫氣體和脫水的醇類氣體；使所述脫水的氟化氫氣體和脫水的醇類氣體混合，生成氣態(tài)的刻蝕劑；使所述刻蝕劑與所述工藝腔室內(nèi)的晶片反應(yīng)，并使所述工藝腔室內(nèi)保持高壓狀態(tài)以提高刻蝕選擇比；以及將所述反應(yīng)的副產(chǎn)物從所述工藝腔室內(nèi)抽出。根據(jù)本發(fā)明的集成電路的制造工藝中，去除晶片上的二氧化硅的方法通過使氣態(tài)的刻蝕劑在高壓力下與二氧化硅直接反應(yīng)，并在反應(yīng)后將反應(yīng)產(chǎn)物抽出，實現(xiàn)高選擇比、高效率地去除二氧化硅。

“晶圓卡盤和晶圓加工方法”專利，申請公布日為2024年7月16日，申請公布號為CN118352289A。 

本發(fā)明提供了一種晶圓卡盤和晶圓加工方法，涉及晶圓的刻蝕技術(shù)技術(shù)領(lǐng)域，為解決翹曲的晶圓在等離子刻蝕時易放電打火的問題而設(shè)計。晶圓卡盤包括邊緣卡盤和中心卡盤，邊緣卡盤分布在中心卡盤的至少一個徑向的外側(cè)，邊緣卡盤傳動連接有邊緣卡盤驅(qū)動裝置以調(diào)節(jié)邊緣卡盤的高度。本發(fā)明提供的晶圓卡盤可以避免晶圓的邊緣打火受損。

芯聯(lián)集成：鍵合結(jié)構(gòu)及其制備方法

天眼查顯示，芯聯(lián)集成電路制造股份有限公司“鍵合結(jié)構(gòu)及其制備方法”專利公布，申請公布日為2024年7月23日，申請公布號為CN118380407A。

本發(fā)明提供一種鍵合結(jié)構(gòu)及其制備方法，所述鍵合結(jié)構(gòu)包括：第一晶圓和第二晶圓；所述第一晶圓具有環(huán)形凹槽，所述第二晶圓具有環(huán)形凸起部，所述環(huán)形凹槽具有V型縱截面，所述環(huán)形凸起部具有三角狀縱截面，所述三角狀縱截面的頂角角度與所述V型縱截面的夾角相等；所述環(huán)形凹槽的表面覆蓋有第一鍵合層，所述環(huán)形凸起部的表面覆蓋有第二鍵合層，所述環(huán)形凸起部部分嵌入所述環(huán)形凹槽內(nèi)，使得所述第一鍵合層和所述第二鍵合層彼此相鍵合。

本發(fā)明所形成的鍵合結(jié)構(gòu)，鍵合層不必為了減小對準偏差而增加尺寸，從而密封環(huán)可采用更小尺寸的設(shè)計。

憶芯科技：支持SR-IOV的NVMe控制器及方法

天眼查顯示，北京憶芯科技有限公司近日取得一項名為“支持SR-IOV的NVMe控制器及方法”的專利，授權(quán)公告號為CN112347012B，授權(quán)公告日為2024年7月23日，申請日為2016年6月20日。

提供了支持SR-IOV的NVMe控制器及方法。其中NVMe控制器包括：系統(tǒng)總線訪問部件、控制器寄存器訪問部件、CPU以及物理存儲器；系統(tǒng)總線訪問部件耦合于外部總線并響應(yīng)于來自系統(tǒng)總線的存儲器空間訪問請求生成控制器寄存器訪問請求，所述控制器寄存器訪問請求包括第一存儲器地址、訪問類型以及PF或VF的標識符；所述控制器寄存器訪問部件響應(yīng)于收到控制器寄存器訪問請求，對于訪問提交隊列門鈴寄存器的訪問請求，將所述訪問提交隊列門鈴寄存器的訪問請求的地址轉(zhuǎn)換為物理存儲器地址；所述控制器寄存器訪問部件響應(yīng)于收到控制器寄存器訪問請求，對于訪問完成隊列門鈴寄存器的訪問請求，將所述訪問完成隊列門鈴寄存器的訪問請求的地址轉(zhuǎn)換為存儲器地址。

天狼芯：半導(dǎo)體結(jié)構(gòu)及其制備方法

天眼查顯示，深圳天狼芯半導(dǎo)體有限公司近日取得一項名為“半導(dǎo)體結(jié)構(gòu)及其制備方法”的專利，授權(quán)公告號為CN118198137B，授權(quán)公告日為2024年7月23日，申請日為2024年5月16日。

本申請涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。該半導(dǎo)體結(jié)構(gòu)包括：基底結(jié)構(gòu)；柵極結(jié)構(gòu)；源極結(jié)構(gòu)；源極場板結(jié)構(gòu)，其中，柵極結(jié)構(gòu)和源極場板結(jié)構(gòu)分別位于源極結(jié)構(gòu)相對的兩側(cè)；源極場板結(jié)構(gòu)包括第一階梯式介質(zhì)結(jié)構(gòu)、第二階梯式介質(zhì)結(jié)構(gòu)、階梯式場板和場板源電極，第二階梯式介質(zhì)結(jié)構(gòu)至少部分和漂移區(qū)接觸，第二階梯式介質(zhì)結(jié)構(gòu)位于第一階梯式介質(zhì)結(jié)構(gòu)與階梯式場板之間，場板源電極位于階梯式場板遠離襯底一側(cè)的上表面。

通過將柵極結(jié)構(gòu)和源極場板結(jié)構(gòu)分別設(shè)置于源極結(jié)構(gòu)相對的兩側(cè)，當器件處于反偏狀態(tài)時，第二階梯式介質(zhì)結(jié)構(gòu)可以調(diào)制柵極溝槽內(nèi)的電場分布，解決了柵極溝槽內(nèi)因電場集中導(dǎo)致的碰撞電離率升高，進而造成柵極氧化層缺陷的問題。

芯聚能：功率模塊外殼

天眼查顯示，廣東芯聚能半導(dǎo)體有限公司近日取得一項名為“功率模塊外殼”的專利，授權(quán)公告號為CN221409385U，授權(quán)公告日為2024年7月23日，申請日為2023年11月1日。

本申請涉及一種功率模塊外殼，包括殼體、端子組件和保護件，殼體內(nèi)設(shè)有用于容納內(nèi)部電路的容納腔以及與容納腔連通的走線腔，端子組件穿設(shè)于走線腔，且通過走線腔穿入容納腔內(nèi)，以與容納腔內(nèi)的內(nèi)部電路電連接，保護件設(shè)于走線腔內(nèi)，且保護件的至少部分位于殼體內(nèi)壁和端子組件之間，且保護件的彈性模量小于殼體的彈性模量。

當端子組件因環(huán)境溫度變化產(chǎn)生應(yīng)力時，應(yīng)力先作用在保護件上，保護件會吸收端子組件的應(yīng)力以及其自身在對應(yīng)溫度條件下產(chǎn)生的應(yīng)力，即對應(yīng)應(yīng)力會先在彈性模量更小的保護件上釋放一部分，剩余應(yīng)力才會繼續(xù)傳遞至殼體上，從而能夠降低殼體所承受的應(yīng)力，進而降低殼體開裂失效的風(fēng)險。

新美光：襯底加熱體組件及化學(xué)氣相沉積設(shè)備

天眼查顯示，新美光（蘇州）半導(dǎo)體科技有限公司“襯底加熱體組件及化學(xué)氣相沉積設(shè)備”專利公布，申請公布日為2024年7月23日，申請公布號為CN118374794A。

本發(fā)明涉及一種襯底加熱體組件及化學(xué)氣相沉積設(shè)備，其中提供了一種襯底加熱體組件，包括襯底和加熱體，襯底包括第一表面、第二表面和中空區(qū)，第一表面和第二表面均用于供反應(yīng)氣體沉積，中空區(qū)位于第一表面和第二表面之間；加熱體位于中空區(qū)內(nèi)，用于產(chǎn)生熱量以至少加熱第一表面和第二表面。

本發(fā)明的襯底設(shè)計為內(nèi)部中空的結(jié)構(gòu)，第一表面及第二表面均為襯底靠近中空區(qū)部分的外表面，位于中空區(qū)的加熱體對襯底的第一表面和第二表面沿徑向的各個位置的加熱效果相對較為平均，不容易產(chǎn)生沉積的產(chǎn)品厚度差異過大的問題，一定程度上提高了襯底上沉積材料的厚度均一性及組織性能均勻性。

高云半導(dǎo)體：EDID信息獲取裝置、液晶顯示屏檢測裝置及方法

天眼查顯示，廣東高云半導(dǎo)體科技股份有限公司近日取得一項名為“EDID信息獲取裝置、液晶顯示屏檢測裝置及方法”的專利，授權(quán)公告號為CN116721614B，授權(quán)公告日為2024年7月23日，申請日為2023年6月13日。

本申請公開了一種EDID信息獲取裝置及液晶顯示屏檢測方法，EDID信息獲取裝置基于FPGA實現(xiàn)，其中存儲有至少一個對應(yīng)分辨率的EDID信息，并且通過上位機更新當前待檢測的液晶顯示器的分辨率對應(yīng)的EDID信息，方便快捷地實現(xiàn)了EDID信息的增加或更新。

如此當需要更改分辨率時，只需通過上位機更新確定待檢測的液晶顯示器的分辨率對應(yīng)的EDID信息即可簡單、快速、方便地切換到需要更改的分辨率對應(yīng)的EDID信息，提升了對液晶顯示屏的檢測效率。

粵芯半導(dǎo)體：半導(dǎo)體結(jié)構(gòu)及其制備方法

天眼查顯示，粵芯半導(dǎo)體技術(shù)股份有限公司“半導(dǎo)體結(jié)構(gòu)及其制備方法”專利公布，申請公布日為2024年7月23日，申請公布號為CN118380405A。

本申請涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法，包括：提供初始半導(dǎo)體結(jié)構(gòu)；所述初始半導(dǎo)體結(jié)構(gòu)包括襯底以及位于所述襯底上的柵極結(jié)構(gòu)，其中，所述襯底包括漂移區(qū)，所述柵極結(jié)構(gòu)覆蓋部分所述漂移區(qū)；于所述襯底內(nèi)形成溝道區(qū)，所述溝道區(qū)包括第一離子注入?yún)^(qū)和第二離子注入?yún)^(qū)；所述第一離子注入?yún)^(qū)的離子注入類型與所述第二離子注入?yún)^(qū)的離子注入類型相反；所述柵極結(jié)構(gòu)覆蓋至少部分所述溝道區(qū)；于所述漂移區(qū)內(nèi)形成漏區(qū)；于所述第二離子注入?yún)^(qū)內(nèi)形成源區(qū)。在形成溝道區(qū)時增加了一道第一離子注入工序，可以避免表面溝道產(chǎn)生，減少導(dǎo)通飽和時載流子被硅晶體與氧化層的截面捕獲而導(dǎo)致電流無規(guī)則起伏的現(xiàn)象發(fā)生，降低了閃爍噪聲。

數(shù)之聯(lián)：晶圓切割不良缺陷檢測相關(guān)專利獲授權(quán)

成都數(shù)之聯(lián)科技股份有限公司近日取得一項名為“一種晶圓切割不良缺陷檢測方法、系統(tǒng)、設(shè)備及存儲介質(zhì)”的專利，授權(quán)公告號為CN118096767B，授權(quán)公告日為2024年7月23日，申請日為2024年4月28日。

本發(fā)明提供一種晶圓切割不良缺陷檢測方法、系統(tǒng)、設(shè)備及存儲介質(zhì)，涉及缺陷檢測技術(shù)領(lǐng)域，所述方法流程為：首先基于多分類模型對晶粒圖像進行缺陷分類檢測，以得到缺陷分類檢測結(jié)果；如果缺陷分類檢測結(jié)果為晶圓切割不良，則對晶粒圖像進行圖像輪廓提取，以得到晶粒圖像的發(fā)光區(qū)信息和開口環(huán)信息；然后基于晶粒圖像的發(fā)光區(qū)信息和開口環(huán)信息構(gòu)建第一最小外接矩形和第二最小外接矩形；最后基于第一最小外接矩形和第二最小外接矩形之間的距離進行缺陷嚴重等級判定，以得到晶圓切割不良等級判定結(jié)果。

據(jù)悉，本發(fā)明采用深度學(xué)習(xí)和機器視覺相結(jié)合的方式進行缺陷檢測，解決了現(xiàn)有晶圓外觀缺陷檢測無法對缺陷影響程度進行度量，容易出現(xiàn)過檢和漏檢的問題。

中科同幟：一種芯片真空壓力燒結(jié)爐

天眼查顯示，中科同幟半導(dǎo)體（江蘇）有限公司近日取得一項名為“一種芯片真空壓力燒結(jié)爐”的專利，授權(quán)公告號為CN221403859U，授權(quán)公告日為2024年7月23日，申請日為2023年10月24日。

本實用新型涉及芯片壓力燒結(jié)爐技術(shù)領(lǐng)域，提供一種芯片真空壓力燒結(jié)爐，包括爐主體，所述爐主體后方設(shè)置有風(fēng)扇組件，所述爐主體內(nèi)部設(shè)置有加熱系統(tǒng)，所述風(fēng)扇組件用于對所述爐主體內(nèi)部空氣循環(huán)，所述風(fēng)扇組件的下方設(shè)置有真空系統(tǒng)，所述真空系統(tǒng)用于對所述爐主體抽真空，風(fēng)扇組件保證了爐主體的空氣流動，保證了爐主體的受熱均勻，提高了產(chǎn)品質(zhì)量。

積塔半導(dǎo)體：極板電容器及其制造方法、半導(dǎo)體結(jié)構(gòu)

上海積塔半導(dǎo)體有限公司“極板電容器及其制造方法、半導(dǎo)體結(jié)構(gòu)”專利公布，申請公布日為2024年7月23日，申請公布號為CN118380417A。

本公開實施例提供了一種極板電容器及其制造方法、半導(dǎo)體結(jié)構(gòu)。該極板電容器，包括：在第一方向上相對設(shè)置的第一極板和第二極板，以及設(shè)置于所述第一極板和所述第二極板之間的介質(zhì)層；所述介質(zhì)層包括沿所述第一方向?qū)盈B的第一子層、第二子層和第三子層；其中，所述第一子層與所述第一極板接觸，所述第三子層與所述第二極板接觸，所述第一子層、所述第二子層和所述第三子層的材料組成元素相同，且所述第一子層和所述第三子層中的硅元素含量均小于所述第二子層中的硅元素含量。本公開用于改善MIM電容器的可靠性。

本源量子：量子比特裝置量子信息泄露的測試方法及裝置

天眼查顯示，本源量子計算科技（合肥）股份有限公司近日取得一項名為“量子比特裝置量子信息泄露的測試方法及裝置”的專利，授權(quán)公告號為CN116702910B，授權(quán)公告日為2024年7月16日，申請日為2022年2月28日。

本發(fā)明提供了一種量子比特裝置量子信息泄露的測試方法和裝置、量子計算機、可讀存儲介質(zhì)，所述量子比特裝置量子信息泄露的測試方法包括：獲取接收π脈沖后的待測量子比特處于|1>態(tài)的第一保真度；獲取所述待測量子比特接收π脈沖，調(diào)節(jié)初始比特頻率至目標頻率并保持一定時間長度后恢復(fù)至所述初始比特頻率后，所述待測量子比特處于|1>態(tài)的第二保真度；

根據(jù)所述第一保真度以及所述第二保真度獲取所述待測量子比特在所述目標頻率位置的量子信息泄露強度。本發(fā)明的技術(shù)方案能夠確定在目標頻率位置是否會引發(fā)量子信息泄露，進而在做兩比特門的過程中，能夠設(shè)置兩比特門的工作點遠離這些會引發(fā)量子信息泄露的頻率位置。

深聰半導(dǎo)體：芯片喚醒方法、系統(tǒng)、電子設(shè)備及可讀存儲介質(zhì)

據(jù)天眼查信息，深聰半導(dǎo)體（江蘇）有限公司近日取得一項名為“芯片喚醒方法、系統(tǒng)、電子設(shè)備及可讀存儲介質(zhì)”的專利，授權(quán)公告號為CN114327651B，授權(quán)公告日為2024年7月16日，申請日為2021年12月21日。 

本發(fā)明提供了一種芯片喚醒方法、系統(tǒng)、電子設(shè)備和可讀存儲介質(zhì)。該種芯片喚醒方法，應(yīng)用于芯片喚醒系統(tǒng)，通過獲取芯片的工作狀態(tài)，在處于待喚醒狀態(tài)時，接收喚醒觸發(fā)指令，生成喚醒指令，并通過喚醒控制模塊將喚醒指令通過芯片的供電電源輸出，在確認喚醒指令為滿足預(yù)設(shè)喚醒條件的突變持續(xù)信號的情況下，喚醒芯片進入正常工作狀態(tài)，可以充分利用芯片的有效資源，無需依賴芯片的空閑I/O，實現(xiàn)芯片的喚醒可以在更低功耗模式下實現(xiàn)。

國科微：一種LDPC碼的構(gòu)造及編碼方法、裝置

天眼查顯示，湖南國科微電子股份有限公司近日取得一項名為“一種LDPC碼的構(gòu)造及編碼方法、裝置”的專利，授權(quán)公告號為CN116436475B，授權(quán)公告日為2024年7月16日，申請日為2023年6月13日。

本發(fā)明公開了LDPC碼的構(gòu)造及編碼方法、裝置。所述方法包括：構(gòu)造一個用于產(chǎn)生碼率為R、碼長為N的LDPC碼的MB×NB維的基礎(chǔ)矩陣B，MB=M/K，NB=N/K，M=N×（1-R）；選擇基礎(chǔ)矩陣B的每一行和每一列中“1”的數(shù)目，使基礎(chǔ)矩陣B的行重和列重分布滿足節(jié)點度分布且前f列具有相對較大的列重；調(diào)整基礎(chǔ)矩陣B中每一行和每一列中“1”的位置，使得基礎(chǔ)矩陣B的后MB列組成的MB×MB維的子矩陣滿秩；

用K×K的矩陣替換基礎(chǔ)矩陣B中的元素，將基礎(chǔ)矩陣B擴展為M×N維的校驗矩陣H；基于M×N維的校驗矩陣H，生成碼率為R、碼長為N的LDPC碼；對所述LDPC碼的靠前的第一預(yù)設(shè)長度的信息比特進行打孔處理，第一預(yù)設(shè)長度小于或等于第二預(yù)設(shè)長度，第二預(yù)設(shè)長度為擴張比和f的乘積。

摩爾線程：內(nèi)存管理裝置、方法、芯片、電子設(shè)備

摩爾線程智能科技（北京）有限責任公司“內(nèi)存管理裝置、方法、芯片、電子設(shè)備”專利公布，申請公布日為2024年7月16日，申請公布號為CN118349483A。

本公開涉及存儲技術(shù)領(lǐng)域，提出一種內(nèi)存管理裝置、方法、芯片、電子設(shè)備。內(nèi)存管理裝置中，尺寸選擇模塊根據(jù)第一請求端的請求得到至少一種頁表尺寸；排序模塊對至少一種頁表尺寸進行優(yōu)先級排序得到排序結(jié)果；判斷模塊從排序結(jié)果中優(yōu)先級最高的頁表尺寸開始，按照優(yōu)先級從高到低的順序，判斷請求是否命中當前頁表尺寸，在請求命中當前頁表尺寸時，通知緩存模塊以第一預(yù)設(shè)方式獲取與請求對應(yīng)的物理地址并輸出，并結(jié)束對請求的命中情況的判斷。

該內(nèi)存管理裝置支持多種頁表尺寸，在請求命中某一頁表尺寸后即可結(jié)束對請求是否命中各頁表尺寸的判斷，在支持較多的頁表尺寸的情況下，能夠保持較高的請求響應(yīng)效率，提升內(nèi)存管理裝置的吞吐量。